西安交大计算机组成原理—习题解答(第五章)
计算机组成原理习题解答
第五章题解
Copyright ©2012 Computer Organization Group. All rights reserved.
5.1
5.1 什么是总线主模块?什么是总线从模块?试说明下列
情况中谁是主模块、谁是从模块?
(1)CPU执行程序;
(2)CPU与I/O设备交换数据;
(3)高速I/O设备与主存交换数据。
题解:
主模块指对总线具有控制能力的模块;而从模块是指
只能被动地响应主模块发来的总线命令的模块,从模块对
总线没有控制权。
(1)CPU是主模块,存储器是从模块;
(2)CPU是主模块,I/O设备是从模块;
(3)高速I/O设备是主模块,主存是从模块。
Copyright ©2012 Computer Organization Group. All rights reserved.
5.2
5.2 总线的一次信息传送过程大致分哪几个阶段?若采用同步通信
方式,请画出CPU通过总线从主存读数据过程中各类信号的时序关
系图。
题解:总线的一次信息传送过程大致分申请分配、寻址、传送、结
束四个阶段,其中申请分配阶段是在进入总线周期之前完成的。
同步通信时CPU通过总线从主存读数据的时序关系图如下(以1个
总线周期包含4个时钟为例,见教材图5-7):
T1 T2 T3 T4
时钟
地址
读命令
数据
Copyright ©2012 Computer Organization Group. All rights reserved.
5.3
5.3 某总线在一个总线周期中并行传送8个字节的信息,
假设一个总线周期等于一个总线时钟周期,总线频率为
70MHz,求总线带宽和数据传输率各是多少?
题解:
总线带宽 = 70MHz ×8B =560MBps
总线数据传输率= 560MBps =4480bps
Copyright ©2012 Computer Organization Group. All rights reserved.
5.4
5.4 请计算总线性能参数:
(1)对于某32位总线,如果总线时钟频率为33MHz,若一个总
线周期等于3个总线时钟周期,那么总线带宽和数据传输率各是多
少?
(2 )如果总线时钟频率升至66MHz,总线宽度扩展为64位,总
线周期缩短为2个总线时钟周期,那么总线带宽和数据传输率又各
是多少?
题解:
⑴ 总线宽度 =32位/8 =4B
总线带宽= 33MHz ×4B=132MBps
总线数据传输率 = 33MHz ×4B/3=44MBps
⑵ 总线宽度 =64位/8 =8B
总线带宽= 66MHz ×8B=528MBps
总线数据传输率 =66MHz ×8B/2=264MBps
Copyright ©2012 Computer Organization Group. All rights reserved.
5.5
5.5 异步通信方式和同步通信方式的实质性区别是什么?
对于采用异步通信方式的总线来说,