2009计算机组成原理试题,计算机组成原理2009期中测验试题.doc

计算机组成原理2009期中测验试题

期中测验试题

1、将十进制数0.421875转换成754标准的32位浮点。

ｘ＝2010×0＝2100×(0，请按浮点运算方法完成ｘ＋ｙ。期中测验试题答案

1、将十进制数0.421875转换成754标准的32位浮点。首先分别将十进制数转换成二进制数：

0.421875)10=-0.011011

然后移动小数点，使其在第1，2位之间

1.1011×2-2　　　　　e

于是得到：

S，　　　E127=125，　　　　M1011

最后得到32位浮点数的二进制存储格式为：

(BED80000)16

2、已知ｘ＝2010×0＝2100×(0，请按浮点运算方法完成ｘ＋ｙ。[ｘ]浮＝00 010, 0[ｙ]浮＝00 100,△E＝使Mｘ右移位Eｘ加2,

∴[ｘ]浮＝00 100, 011)

0. 0 0 1 1 0 1 1 0 (1 1)＋　1. 0 1 0 1 0 1 0 0. 1 0 0 0 1 0 1 0 (1 1)

∴ｘｙ＝00 100,11)

左规

ｘｙ＝00 11, 110)

舍入

采用0舍1入法处理则有1. 0 0 0 1 0 1 0 1

＋11. 0 0 0 1 0 1 1 0

∴ｘｙ＝00 11, 1阶码符号位为00不溢出

∴ｘ＋ｙ＝00 011, 1补＝00 011, 1原＝2011×(0

3、请简述存储器扩展的3种方法。

【解】：存储器芯片的容量是有限的，需要在字向和位向两方面进行扩充才能满足实际存储器的容量要求。通常采用位扩展法、字扩展法、字位同时扩展法。

位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致，对片子没有选片要求。

字扩展法：仅在字向扩充，而位数不变，由片选信号来区分各片地址。

字位同时扩展法：在字向和位向同时进行扩展。

4、为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速CPU和存储器之间有效传输的特殊措施？

【解】：主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；

采用并行操作的双端口存储器；

在CPU和主存储器之间插入一个高速缓冲存储器(Cache)，以缩短读出时间；

在每个存储器周期中存取几个字。

5、请简述cache的基本工作原理。

【解】：当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。

6、cache存储器中为什么会产生替换？请列举3种常用的替换算法。

【解】：cache工作原理要求它尽量保存最新数据，当一个新的主存块需要拷贝到cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。

常用替换算法包括：最不经常使用(LFU)算法、近期最少使用(LRU)算法、随机替换。

7、设有一个具有20位地址和64位字长的存储器，问：

(1)该存储器能存储多少个字节的信息？

(2)如果存储器由256K x 8位SRAM芯片组成，需要多少片？

(3)需要多少位地址作芯片选择？为什么？

【解】

(1)220 * 64 / 8 B = 1M * 8 B = 8 MB

(2)8MB / (256K * 8 / 8 B) = 8MB / 256KB = 32片

(3)∵每8片芯片组成一组256K * 64位的存储器，每片芯片有18位地址(对应于256K个存储单元)

∴低18位地址直接接芯片的18位地址端，高2位地址通过2：4译码器作芯片选择。

8、请简述运算器的单总线、双总线和三总线结构形式彼此之间有什么不同？

【解】

单总线结构：所有部件都接到同一总线上。在同一时间内,只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做,而且还需要两个缓冲寄存器。

双总线结构：两个操作数同时加到ALU进行运算,只需要一次操作控制就可以得到运算结果。但是因为两条总线都被输入数占据，因而ALU的输出不能直接加到总线上去，而必须在ALU输出端设置缓冲寄存器。

三总线结构：ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。

9、解：64条指令需占用操作码字段(OP)6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式(X)2位，形式地址(D)8位，其指令格式如下：