2015大作业简易计算器实验报告
实验报告——简易计算器
目录:
一、 实验目的1
二、 实验任务1
三、 电路设计及仿真1
1. 结构设计图示如下:2
2. 设计描述2
3. 一位全加器:2
4. 四位全加器:2
5. 补码器3
6. 四位加减器4
7. 八位全加器5
8. 乘法器5
9. 整体电路:6
四、 实验总结7
1. 实验收获:8
2. 实验中出现的问题及解决:8
实验目的
1. 学习面向可编程器件(FPGA)的简单数字系统的设计流程。
2. 熟练掌握EDA设计软件Quartus II的原理图输入方式和层次化设计模式。
3. 熟悉实验装置——实验箱。
实验任务
1. 设计1位全加器,并将其封装成1位全加器模块,仿真验证运算结果;
2. 设计4位加/减运算器。用封装好的1位全加器模块组成成4位加/减运算器。仿真验证运算结果;
3. 以全加器为基础设计一个4位乘法器并封装成乘法器模块,输出显示乘积和正负数标志。仿真验证运算结果;
4. 使用已生成的器件模块为基础设计一个简易计算器,根据控制端的状态,完成加、减、乘法运算,用十进制显示运算结果;用发光二极管显示负数标志。仿真验证运算结果;即实现如下设计:
电路设计及仿真
结构设计图示如下:
设计描述
利用门电路组合成1位全加器