计算机组成原理实验单周期处理,计算机组成原理实验报告1-单周期.doc

文档介绍：

计算机组成原理实验报告单周期处理器开发 Q:10649503642015、05、12文档目录:功能设计说明模块化与层次化设计说明具体模块定义测试代码及结果实验完成时间安排心得体会ﻬ功能设计说明1、完成得指令集:a)add,sub,and,or,slt,lw,sw,beq与J指令。b)不支持溢出。2、处理器为单周期设计。3、功能模块统一采用书上201页得图4-24设计,信号控制采用书上得193页图4—12与200页图4-22得真值表进行化简.模块化与层次化设计说明具体模块定义数据通路:1)PC模块定义:(1)基本描述PC主要功能就是完成输出当前指令地址。复位后,PC指向0x0000_0000,此处为第一条指令得地址。(2)模块接口信号名方向描述[31:0]addressI输入得指令地址clkI时钟信号rstI复位信号[31:0]outO输出得指令地址(3)功能定义序号功能名称功能描述1复位rst=1时,将out置为0X0000_00002输出指令地址时钟信号到来时,将address赋给out2)NPC模块定义:(1) 基本描述NPC主要功能就是根据当前指令就是否为beq指令,输出下一条指令得地址。该模块调用了MUX模块.(2) 模块接口信号名方向描述[15:0]imaddrI指令得低16位zeroIALU计算结果:1表示当前两寄存器(rs,rt)值相等;0表示不相等。brI就是否为beq指令。1就是0否[31:0]pcI输入当前指令地址[31:0]npcO输出下一条指令地址(3)功能定义序号功能名称功能描述1输出指令地址根据zero与br得值输出下一条指令得地址.3)ALU模块定义:(1) 基本描述实现加、减、与、或、小于则赋1五种计算.(2) 模块接口信号名方向描述[2:0]aluctrlIALU控制信号[31:0]AI rs寄存器得值[31:0]BIrt寄存器得值zeroOB=0,则zero=1;否则zero=0、[31:0]resultOAlu计算输出得结果。(3)功能定义序号功能名称功能描述1输出计算结果根据alu控制信号,输出A与B得计算结果2输出zero若result=0则输出zero=1,否则输出zero=0。4)MUX模块定义:(1)基本描述实现32位与5位二选一数据选择器(2)模块接口信号名方向描述SIMUX控制信号[31:0]d0/[4:0]d0I MUX输入[31:0]d1/[4:0]d1IMUX输入[31:0]y/[4:0]yOMUX输出(3)功能定义序号功能名称功能描述1输出d0,或d1得值S为0,y=d0;S为1,y=d1、5)EXT模块定义:(1) 基本描述将输入得16位地址按符号位扩展为32位.(2)模块接口信号名方向描述[15:0]addrinI输入得16位地址[31:0]addroutO 输出得32位地址(3)功能定义序号功能名称功能描述1输出扩展得32位地址、将addrin扩展为32位得addrout、6)regfile模块定义:(1)基本描述根据输入得两个寄存器地址,输出相应寄存器得值,根据寄存器写信号与寄存器地址,将输入得数据选择写入寄存器。(2)模块接口信号名方向描述clkI时钟信号[4:0]rreg1I Rs寄存器地址[4:0]rreg2IRt寄存器地址[31:0]rdata1ORs寄存器值[31:0]rdata2ORt寄存器值regwI写寄存器信号[4:0]wregIRt写寄存器地址[31:0]wdataI写入寄存器得信号(3)功能定义序号功能名称功能描述1读寄存器数据读rs、rt寄存器得数据2向寄存器写入数据根据写信号向寄存器选择写入数据7)im_4k模块定义:(1)基本描述指令内存大小为4K,初始化从code、txt载入指令。根据输入得指令地址,输出当前位置存储得指令。(2)模块接口信号名方向描述[9:0]addrI指令地址[31:0]doutO指令(3)功能定义序号功能名称功能描述1载入指令初始化载入code、txt中得指令2输出指令根据输入得指令地址,输出当前指令8)dm_4k模块定义:(1)基本描述

内容来自淘豆网www.taodocs.com转载请标明出处.