2023年软件设计师中级-计算机组成与体系结构

计算机的基本硬件系统组成    

运算器、控制器、存储器 、输入设备和输出设备
CPU：运算器、控制器
内外部存储：存储器    
外部设备（外设）：输入设备、输出设备                                                                

CPU

运算器

1. 算术逻辑单元（ALU）：负责处理数据，实现对数据的算数运算和逻辑运算。
2. 累加寄存器（AC）：简称累加器，为ALU提供数据并暂存运算结果。
3. 数据缓冲寄存器（DR）：作为CPU和内存、外部设备之间数据传送的中转站。
4. 状态条件寄存器（PSW）：保存由算数指令和逻辑指令运行或测试的结果建立的各种条件码内容。

控制器

        一般包括指令控制逻辑、时序控制逻辑、总线控制逻辑和中断控制逻辑等几个部分

1. 指令寄存器（IR）：保存当前CPU执行的指令。指令译码器（DR）根据指令寄存器（IR）的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。
2. 程序计数器（PC）：初始时保存的内容是程序第一条指令的地址，执行指令时，CPU自动修改PC的内容对PC加1，使其保持的总是将要执行的下一条指令的地址。
3. 地址寄存器（AR）：保存当前CPU所访问的内存单元的地址。
4. 指令译码器（ID）：对指令中的操作码字段进行分析解释，识别该指令规定的操作，向控制器发出信号，控制各部件工作，完成所需的功能。

计算机单位

位 bit b   最小的数据单位

字节 byte B 1B = 8bit  最小的存储单位

千字节 KB 1KB = 1024B

兆字节 MB 1MB = 1024KB

吉字节 GB 1GB = 1024MB

太字节 TB 1TB = 1024GB

考试思路：大减小+1转十进制，再根据题意转换单位进行计算

进制转换 

 

原、反、补、移码

反码：除符号位以外其余各位按位取反。（二进制取反即为0变成1，1变成0）

补码：在其反码的基础上再加1 

移码：将正数和负数的补码首位取反，其余位不改变

• 正数: 原码、反码和补码相同
• +0和-0的补码均为00000000
• 补码没有正0与负0之分
• 补码再求一次补码等于其原码

浮点数

计算时先对阶，小阶向大阶对齐，浮点数向右移（尾数为带符号的纯小数）

数值范围由阶码决定

精度由尾数决定

 寻址

立即寻址。操作数就包含在指令中。
直接寻址。操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。
寄存器寻址。操作数存放在某一寄存器中，指令中给出存放操作数的寄存器名。
寄存器间接寻址。操作数存放在内存单元中，操作数所在存储单元的地址在某个寄存器中。
间接寻址。指令中给出操作数地址的地址。

校验码 

奇偶校验：码距为2，仅检测出奇数位错误，只能检错不能纠错。

循环冗余码：码距为2，只能检错不能纠错。采用模2运算

海明码：码距为3 可以检错和纠错 

码距：一个编码方案中任意两个合法编码之间至少有多少个二进制位不同

码距=2有检错能力，码距≥3才可能有纠错能力

CISC和RISC 

指令系统类型	RISC （精简）	CISC（复杂）
指令种类	少、精简	多、丰富
指令复杂度	低（简单）	高（复杂）
指令长度	固定	变化
寻址方式	少	复杂多样
实现（译码）方式	硬布线控制逻辑 （组合逻辑控制器）	微程序控制技术
通用寄存器数量	多、大量	一般
流水线技术	支持	不支持

流水线 

顺序执行: n×一条指令的执行时间

流水线：一条指令的执行时间+(n-1)×最长时间段

加速比 = 不采用流水线的执行时间 / 采用流水线的执行时间

操作周期=最长时间段

吞吐率=最长时间段的倒数

执行n条指令吞吐率=总指令数/总指令数执行的时间   

存储器 

DRAM（动态随机存储器）构成主存 DRAM需要周期性地刷新保持信息
SRAM（静态随机存储器）构成Cache

闪存 以块为单位删除 信息不会丢失 能代替ROM 不能代替主存

虚拟存储器由主存与辅存构成的

相联存储器是按内容访问的存储器

高速缓存其内容是主存局部域的副本，对程序员是透明的

直接映像：冲突多，关系固定

全相联映像：冲突少，关系不固定，主存中的一块可以映射到Cache中的任意一块

组相联影响：冲突较少

Cache与主存的地址映射由硬件自动完成

中断

中断向量：提供中断服务程序的入口地址
中断响应时间：从发出中断请求到开始进入中断处理程序
保存现场：返回原程序继续执行

 输入输出（IO）控制方式

1、程序查询方式

• CPU和I/0(外设) 只能串行工作CPU需要一直轮询检查，长期处于忙等状态，CPU利用率低。
• 一次只能读/写一个字
• 由CPU将数放入内存
• 需要CPU保护现场

2、中断驱动方式

• I/0设备通过中断信号主动向CPU报告I/0操作已完成
• CPU和I/0(外设) 可并行工作
• CPU利用率得到提升
• 一次只能读/写一个字
• 由CPU将数据放入内存
• 需要CPU保护现场

3、直接存储器存取方式 (DMA)

• CPU和I/0(外设) 可并行工作
• 仅在传送数据块的开始和结束时才需要CPU的干预
• 由外设直接将数据放入内存 (主存)或者相反
• 一次读写的单位为“块”而不是字
• DMA传送一个数据占用一个存储周期
• 不需要CPU保护现场

 总线

数据总线、地址总线和控制总线 3 类

加密技术与认证技术

对称加密

• 加密和解密是同一把密钥只有一把密钥

非对称加密

• 加密和解密不是同一把密钥一共有两把密钥 分别是公钥和私钥
• 用公钥加密只能用私钥解密用私钥加密只能用公钥解密
• 不能通过一把推出另一把
• 用接收方的公钥加密明文

认证技术

摘要：

• 可以防止内容篡改

数字签名：

• 用发送方的私钥签名，用发送方的公钥验证消息的真实性
• 防止假冒
• 发送方不可否认

数字证书：

• 用CA机构的私钥签名，用CA机构的私钥验证数字证书的真伪性

• 数字证书可以确认网站的合法性，用户的身份等

公钥体系中 公钥加密认证 私钥解密签名

算法 

对称密钥算法 适合大量明文消息进行加密传输

• DES
• 3DES
• RC-5
• IDEA
• AES
• RC4

非对称密钥算法

• RSA
• ECC
• DSA

摘要算法    摘要算法防止发送的报文被篡改

• Hash函数
• MD5输出结果为128位

安全散列算法

• SHA-1

 可靠性公式

串联

 

并联