- 博客(1)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 学习Verilog串口接收驱动对查找表和时序分析的感悟
@基于Cyclone FPGA的verilog语言开发 我把小梅哥串口接收部分的一个查找表，改成了两个查找表，由此带来的一些问题分享给大家： 查找表（LUT） 我们都只知道LUT（Look Up Table）在数字电路中就是一个MUX数选器。数选器又有多选一，所以常被称MUX(n)。n就是多路待选择信号的数目，在Cyclone IV E芯片上，本人做过的“XMG”开发板串口实验，就使用了这个器件。...
2019-06-02 22:53:24
284
07_key_AdSb.zip
大侠勿喷，小白初学FPGA。本资料是FPGA的一个例程，第一次敲出来的例程。
在基于Cyclone IV EP4CE10的Altera开发板上，我实现了四脚按键控制4bitLED灯加
（相当于是一个显示状态等）减器的功能。其中用到了：
1.硬件按键消抖设计（基于两级D触发器的边沿检测功能）;
2.外部异步信号的时钟同步思想（基于两级D触发器的外部信号同步功能）；
3.顶层模块化verilog编程思想；
4.仿真模块测试思想。
5.时序分析思想；
6.quartus 13.0以及modelsim 10.1d 的使用。
具体代码参考了小梅哥FPGA视频课，有不懂可以留言给我，
2019-05-30
Altium Designer 基本使用教程
从集成库的建立到应用集成库的原理图开发、进行PCB的布局布线等。最后生成gerber文件，都有文字和图片辅助。
开发环境：Altium Designer
2019-04-16
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人