李固磊
码龄8年
关注
提问 私信
  • 博客:13,092
    问答:628
    13,720
    总访问量
  • 5
    原创
  • 1,342,964
    排名
  • 4
    粉丝
  • 0
    铁粉
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:北京市
  • 加入CSDN时间: 2017-03-05
博客简介:

weixin_37769443的博客

查看详细资料
个人成就
  • 获得4次点赞
  • 内容获得1次评论
  • 获得24次收藏
创作历程
  • 2篇
    2018年
  • 3篇
    2017年
兴趣领域 设置
  • 前端
    javascript
创作活动更多

2024 博客之星年度评选报名已开启

博主的专属年度盛宴,一年仅有一次!MAC mini、大疆无人机、华为手表等精美奖品等你来拿!

去参加
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

调研报告——光电信息处理

光电信息处理是基于对函数的数学描述与建模,运用光学元器件完成光学信息的模拟分析和处理,或在计算机中完成对信息的各种数字处理和分析。通过光电信息处理,可以大大提高数据处理和存储的能力。 光电信息处理的方向较多,我今后主要的研究是光全息术已经镜头设计。全息术最初是是由美籍匈牙利科学家丹尼斯 盖博于1948年提出来的,他的目的是想利用全息术提高电子显微镜的分辨率,在布拉格和泽尼克的研究基础之上,盖
原创
发布博客 2018.01.04 ·
1833 阅读 ·
3 点赞 ·
0 评论 ·
6 收藏

FPGA入门实验试验报告

实验一 项目创建、编译和下载首先,选择New Project Wizard 新建一个工程,注意工程名称和顶层文件名称相同,如图所示 然后,选择芯片型号 Cyclone III 下484个引脚的EP3C16F484C,然后直接点击Finish完成创建即可 为工程添加.BDF文件,在BDF文件的空白处双击,在出来Symbol 框中输入input、output,并添加input、output引脚,
原创
发布博客 2018.01.04 ·
3169 阅读 ·
1 点赞 ·
1 评论 ·
11 收藏

设计一个波浪计数器

用Verilog实现九进制波浪计数器首先,创建新的Verilog文本,打入如下代码module ligulei7(RST , CLK , CNTVAL);input RST , CLK ;output [3:0] CNTVAL; reg [3:0] CNTVAL;reg state;localparam a1 = 1'b0;localparam a2 = 1'b1;
原创
发布博客 2017.11.07 ·
422 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

通过Verilog进行简单的编译

4-16进制译码器首先,创建新的Verilog文本,打入如下代码module ligulei5(IN , // input OUT ); // output input [3:0] IN;output[15:0] OUT;reg [15:0] OUT;// get the OUT always @ (IN) begin case(IN)
原创
发布博客 2017.11.04 ·
4940 阅读 ·
0 点赞 ·
0 评论 ·
5 收藏

用quartus 9.0 实现几个简单的元件

用quartus 9.0 实现几个简单的元件1.用3-8译码器拼接4-16译码器按照如图所示的方式进行连接 之后建立一个新的VWF,把各引脚在该图中显示,设置好初始值进行仿真,得到如图所示的结果 2.用74161设计一个十二进制计数器按照如图所示的方式进行连接 设置初始值之后,仿真得到的结果如下 3.用多片74161设计一个二十进制的计数器按照如图所示的方式连接 设置初始值之后,得到的仿真
原创
发布博客 2017.10.26 ·
2728 阅读 ·
0 点赞 ·
0 评论 ·
6 收藏

(kinect开发)求助各位大神,这个能做吗

发布问题 2017.03.14 ·
0 回答