通过Verilog进行简单的编译

最新推荐文章于 2024-11-29 10:06:00 发布
最新推荐文章于 2024-11-29 10:06:00 发布
阅读量4.9k 收藏 5
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_37769443/article/details/78446875
版权
这篇博客通过Verilog语言详细介绍了如何创建4-16进制译码器、十二进制计数器以及二十进制计数器，并分别展示了使用RTL viewer查看逻辑图及绘制波形图的过程。
摘要由CSDN通过智能技术生成

4-16进制译码器

首先，创建新的Verilog文本，打入如下代码

module ligulei5(
IN        ,   // input  
OUT       );  // output 
input [3:0] IN;
output[15:0] OUT;

reg   [15:0] OUT;// get the OUT
  always @ (IN) begin
   case(IN)
    4'b0000: OUT = 16'b0000_0000_0000_0001;
    4'b0001: OUT = 16'b0000_0000_0000_0010;
    4'b0010: OUT = 16'b0000_0000_0000_0100;
    4'b0011: OUT = 16'b0000_0000_0000_1000;
    4'b0100: OUT = 16'b0000_0000_0001_0000;
    4'b0101: OUT = 16'b0000_0000_0010_0000;
    4'b0110: OUT = 16'b0000_0000_0100_0000;
    4'b0111: OUT = 16'b0000_0000_1000_0000;
    4'b1000: OUT = 16'b0000_0001_0000_0000;
    4'b1001: OUT = 16'b0000_0010_0000_0000;
    4'b1010: OUT = 16'b0000_0100_0000_0000;
    4'b1011: OUT = 16'b0000_1000_0000_0000;
    4'b1100: OUT = 16'b0001_0000_0000_0000;
    4
最低0.47元/天 解锁文章
李固磊
关注
（78）Verilog实现条件编译【三】
m0_46498597的博客
12-31 137
FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同，FPGA在通信行业的应用比较广泛。
手把手教你学veriolg（九）--Verilog 编译指令
MHD0815的博客
09-28 948
编译指令是 Verilog 语言的一个重要组成部分，它们提供了对编译过程的控制，使得设计者能够在不同的环境中灵活地调整和优化他们的设计。通过合理使用这些编译指令，可以显著提高代码的可读性、可维护性和可扩展性。希望本节的内容对你理解和使用 Verilog 编译指令有所帮助，并激发你对 Verilog 更深入的兴趣！
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
Verilog 常用的主要编译指令（`timescale等）
ellle_welcome的专栏
03-13 832
以反引号 ` 开始的某些标识符是 Verilog 系统编译指令（如`timescale1ns/1ps）。编译指令为 Verilog 代码的撰写、编译、调试等提供了极大的便利。 下面介绍下 4 种使用频率较高的编译指令。 A：`define, `undef B：`ifdef, `ifndef, `elsif, `else, `endif C：`include D：`timescale ==============================分割线=======================.
VS Code编写Verilog的环境搭建常用设置
最新发布
YprgDay的博客(Yuan make progress everyday)
11-29 2021
VS Code编写Verilog的环境搭建常用设置。
【verilog-语法】编译命令（ compiler directives ）
liuchj的博客
05-07 1390
编译器指令的范围是从它的出现的点延伸到处理的所有文件，直到另一个编译器指令取代它或处理结束。编所有的编译命令都有重音符 " ` "引出。在IEEE std1364-2005中共介绍了19条编译命令，这19条命令又可分为11组命令进行独立或组合使用。本文将对这些编译命令进行介绍。
2.5 Verilog 编译指令
二当家的
02-07 1328
以反引号 ` 开始的某些标识符是 Verilog 系统编译指令。编译指令为 Verilog 代码的撰写、编译、调试等提供了极大的便利。下面介绍下完整的 8 种编译指令，其中前 4 种使用频率较高。在编译阶段，`define 用于文本替换，类似于 C 语言中的。一旦 `define 指令被编译，其在整个编译过程中都会有效。则在另一个文件中也可以直接使用 DATA_DW。这些属于条件编译指令。例如下面的例子中，如果定义了 MCU51，则使用第一种参数说明；
Linux下编译Verilog流程---vcs+verdi
山南水北有一方的博客
03-21 2867
概述： 用的是vnc在Windows环境下控制显示远程服务器桌面，然后建立工程，采用脚本的方式用vcs编译，用Verdi进行波形查看。 工程建立 工程文件夹下建立top、hdl、lib、env、sim、debug、filelist、syn、testcase共九个子文件夹。 top中放顶层（tb）文件，hdl中放设计文件，lib中放厂商提供的库及ip核文件，env放top中所需要的driver、monitor文件等，即在调试过程中不变的一些文件（量），filelist指明这些文件分别在的路径，sim中的.sh
全平台轻量级 Verilog 编译器 & 仿真环境
weixin_34380948的博客
03-22 4041
一直苦于 modelsim 没有Mac版本，且其体量过大，在学习verilog 时不方便使用。 终于找到一组轻量级且全平台 ( Linux+Windows+macOS ) 的编译仿真工具组。 Icarus Verilog + gtkwave 两者为轻量级verilog编译工具，一共不超过20M。 wiki用户指南链接: iverilog 安装工具 Mac利用Homeb...
FPGA设计心得（8）Verilog中的编译预处理语句
Reborn Lee
06-01 3597
Verilog中编译预处理语句不是一般的语句，Verilog编译器会对其进行预处理，然后预处理的结果和源程序一起进行通常的编译处理。其作用范围从定义开始到文件结束。
Verilog HDL的编译预处理
qq_36625363的博客
06-16 575
Verilog HDL的预编译处理Verilog HDL的预编译处理新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 Verilog HDL的预编译处理 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果
技术干货 | 科普一些Verilog中常用编译指令
dpwkj的博客
06-17 243
FPGA开发过程中，Verilog作为一种硬件描述语言，其编译指令对于代码的撰写、编译、调试等环节提供了很大的便利。本文将详细介绍Verilog中的编译指令，帮助大家更高效地进行硬件设计。
verilog compiler-开源
04-28
使用Java和JavaCC编写的Verilog语言编译器。 它会生成所有单元连接的网表，ASCII文本文件。 它可以编译包含许多模块的超大型电路。
Verilog 条件编译
adolphwang_909086的博客
05-07 533
该操作可以在设计文件和测试文件中使用 语法规则： // Style #1: Only single `ifdef `ifdef <FLAG> // Statements `endif // Style #2: `ifdef with `else part `ifdef <FLAG> // Statements `else // Statements `endif // Style #3: `ifdef with additional ifdefs .
12 verilog基础语法-编译预处理语句
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-09 2126
文章目录一、学习内容二、编译预处理语句（1）`define语句（2）`include语句（3）timescale语句三、思考和小结（1）思考（2）小结
verilog条件编译
小翁同学
01-15 2793
前言 在设计流程中，可能有的模块是不使用的，但某时候可能需要使用。 不同代码段的选择就可以使用条件编译。 流程 使用`define和`ifdef `else `endif语句实现此功能。 `timescale 1ns/1ps `define SIM_USE //定义SIM_USE，如果取消定义，注释此句即可 module xxx ( input i_clk ...
【Verilog】条件编译指令
kissdragan的博客
12-15 2049
一般情况下，C语言中的每一行代码都要参加编译。但有时候出于对程序代码优化的考虑，希望只对其中一部分内容进行编译，此时就需要在程序中加上条件，让编译器只对满足条件的代码进行编译，将不满足条件的代码舍弃，这就是条件编译（conditional compile）。条件编译允许只编译源文件中满足条件的程序段，使生成的目标程序较短，从而减少了内存的开销，并提高程序的效率，可以按不同的条件去编译不同的程序部分，因而产生不同的目标代码文件。这对于程序的移植和调试是很有用的。
Verilog的条件编译实现方式——FPGA
2301_78484069的博客
07-18 487
条件编译是FPGA设计中非常重要的一个功能，可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。本文介绍了Verilog中两种实现条件编译的方式：参数化条件编译和宏定义条件编译。在Verilog代码中，使用条件编译可以根据不同的条件选择性地编译代码。在FPGA设计中，这种功能是非常重要的，因为它可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。Verilog中的条件编译分为两种：参数化条件编译和宏定义条件编译。则是指定了一个条件，如果没有定义该条件，则代码块被编译。
Verilog条件编译实现——FPGA设计
学习使你进步。
07-16 337
Verilog语言的条件编译（Conditional Compilation）机制可以实现依据不同的条件选择性地编译代码，为FPGA定制化设计提供了很大的便利。在这个例子中，我们使用了参数化模块的技术来定义了一个模块，同时针对调试时的需要，在模块中加入了一个always组合逻辑，以便打印调试信息。Verilog条件编译机制在FPGA设计中的应用非常广泛，它可以帮助开发者在保持可读性和可维护性的基础上，高效地实现针对不同场景的定制化FPGA设计。若此宏已经被定义，则编译 code block 代码块。
verilog tc条件编译
09-23
在 Verilog 中，条件编译是一种根据预定义条件选择性包含或排除代码的方法。...通过使用条件编译，您可以根据需要灵活地配置和修改您的设计。这对于在不同的配置和测试环境中共享同一份代码非常有用。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值