Verilog语言之结构语句：if、case

最新推荐文章于 2024-06-12 20:20:46 发布
最新推荐文章于 2024-06-12 20:20:46 发布
阅读量1.3w 收藏 22
点赞数 5
分类专栏： HDLBits
本博客内容来自于个人学习过程中的总结，参考了互联网、数据手册、帮助文档、书本以及论文等上的内容，欢迎相互学习和交流，侵删！转载请注明地址！
本文链接：https://blog.csdn.net/weixin_38197667/article/details/90370183
版权
本文详细介绍了Verilog语言中的if语句和case语句的使用，强调了在编写代码时避免产生锁存器的重要性。if语句用于创建2选1选择器，但需要注意始终为输出提供值以保持电路组合性。case语句则等同于一系列if-elseif-else，同时提到了casez和casex的用法，特别是在优先编码器中的应用。
摘要由CSDN通过智能技术生成

if语句

一个if语句通常可以创造出一个2选1选择器，当条件为真时选择一个输入，为假时选择另一个。

always @(*) begin
    if (condition) begin
        out = x;
    end
    else begin
        out = y;
    end
end

这等同于连续性赋值语句的条件运算符：

assign out = (condition) ? x : y;

然而if语句也增加了更多制造错误方式，只有当out总是被赋值时电路才是组合型的。~https://hdlbits.01xz.net/wiki/Always_if

 一个普遍的错误来源：如何避免制造锁存器

当我们设计一个电路时，首先要考虑的应该是电路：

  • 我想要一个逻辑门
  • 我想要一个三输入三输出的组合逻辑
最低0.47元/天 解锁文章
早睡身体好~
关注
  • 5
    点赞
  • 踩
  • 22
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog基础语法——条件语句if-else与case
qq_42224089的博客
05-16 1556
在Verilog语法中，常用的条件语句有if-else语句和case语句，用于判断条件是否为真，并执行判断条件后面的表达式。
Verilog中case，casez，casex语句的用法
热门推荐
孤独的单刀
06-27 2万+
你明白Verilog中case，casez，casex语句的用法吗？
if/case条件测试语句
最新发布
扮瘦人的博客
06-12 1062
if,case的基本用法
Verilog基础知识总结01
weixin_45057286的博客
08-01 952
Verilog知识总结
verilog初识-条件语句、循环语句、块语句
qiuzy__的博客
09-23 998
verilog-条件语句if_else、循环语句case_endcase、块语句initial,begin_end,always
Verilog中单if语句、多if语句和case语句与优先级的关系
weixin_39520719的博客
08-05 2万+
1、 if-else if-else 单if语句 单if语句（if-elseif-…elseif-else）综合出来的电路没有优先级，从电路的角度来说，单if语句综合出来的电路类似于数据选择器，else路选通的条件是前面所有的if条件都不满足。 always@(*) begin z = 0; if(sel1) z = a; else if(sel2) z = b; else if(sel3) z = c;
Verilog 条件语句
luoganttcc的博客
11-24 2964
事例中 if 条件每次执行的语句只有一条，没有使用 begin 与 end 关键字。但如果是 if-if-else 的形式，即便执行语句只有一条，不使用 begin 与 end 关键字也会引起歧义。当然，编译器一般按照就近原则，使 else 与最近的一个 if（例子中第二个 if）相对应。例如下面代码，虽然格式上加以区分，但是 else 对应哪一个 if 条件，是有歧义的。条件语句用关键字 if 和 else 来声明，条件表达式必须在圆括号中。条件（if）语句用于控制执行语句要根据条件判断来确定是否执行。
关于verilog中if与case语句不完整产生锁存器的问题
08-27
在Verilog语言中，`if`和`case`语句的完整性对于硬件设计至关重要，因为它们直接关系到逻辑电路的正确实现。不完整的语句可能导致意外的锁存器（latch）产生，这对数字逻辑设计来说是需要避免的。本文将深入探讨锁存...
verilog 不可综合语句
08-04
12. 如果不打算把变量推导成锁存器，那么必须在 if 语句或 case 语句的所有条件分支中都对变量明确地赋值。 13. 避免混合使用上升沿和下降沿触发的触发器。 14. 同一个变量的赋值不能受多个时钟控制，也不能受两种...
Verilog 语句特点
08-08
综上所述，理解和掌握这些Verilog语句特点对于编写有效的FPGA设计至关重要。在实际设计中，应遵循这些原则，以保证设计的清晰度、正确性和可扩展性。同时，不断练习和理解Verilog的语法和逻辑，可以帮助开发者更快地...
EDA/PLD中的Verilog HDL条件语句
12-09
总结来说，Verilog HDL的条件语句（if和case）是构建逻辑设计的关键工具，它们允许基于不同条件执行不同的操作，从而实现复杂的逻辑功能。理解并熟练运用这些语句对于设计和验证数字系统至关重要。
GCD.zip_最大公约数_最大公约数verilog 语言
09-24
这可能涉及到条件语句（如 `if-else` 或 `case` 语句）。 5. **置位信号**：描述中提到有置位信号，这可能是用来标记算法完成或在特定条件下触发其他操作的信号。 测试模块 `GCD_tb.v` 用于验证 `GCD_verilog.v` 中...
Verilog中的case(1‘b1)
u011974971的博客
12-01 3100
在用Verilog设计RTL代码时用到case(1'b1)的时候不多，因此遇见时就会很迷惑。 下面转载一个链接，里面有解说，但需要说的是“一次输入只有一个1”这点可能不太准确，因为优先级编码更注重的是优先级，如链接中的第一张图中的优先级编码表和下面的仿真图。 秋招手撕代码：verilog实现常规8-3编码器和优先级8-3编码器_IC媛的博客-CSDN博客_8-3优先编码器verilog 上图中，简单的写了一个三输入的编码器，d0是具有最高优先级的，其次是d1，再次是d2。只要d0为1‘b0时，输出
4.5 Verilog 条件语句
二当家的
02-20 614
事例中 if 条件每次执行的语句只有一条，没有使用 begin 与 end 关键字。但如果是 if-if-else 的形式，即便执行语句只有一条，不使用 begin 与 end 关键字也会引起歧义。当然，编译器一般按照就近原则，使 else 与最近的一个 if（例子中第二个 if）相对应。例如下面代码，虽然格式上加以区分，但是 else 对应哪一个 if 条件，是有歧义的。条件语句用关键字 if 和 else 来声明，条件表达式必须在圆括号中。条件（if）语句用于控制执行语句要根据条件判断来确定是否执行。
Verilog编程艺术(3)——第四部分 高级设计
CHN_Joker的博客
06-22 965
Verilog编程艺术(3)——第四部分 高级设计
Verilog HDL ——if结构用法比较
ntguhui的专栏
07-09 2401
对比两段代码的写法和Vivado生成的RTL电路图，可以加深对if结构写法的理解。 代码1： module mux2_1_32_always( input wire [31:0]a, input wire [31:0]b, input wire s, output reg [31:0]y ); always @(*) if (s==0) y=a; else if (s==1) y=b; endmodule 图1-代码1在Vivado中得到的RTL电路 代码2： module mu.
Verilog 条件语句if else
luoai_2666的博客
04-29 1万+
注意 生成latch 在时序逻辑中，不完整的 if…else… 结构并不会生成锁存器，而组合逻辑中不完整的 if…else… 结构就会生成锁存器。
HDLBits-Verilog学习小结（五）Alwaysblock
Ryzen3的博客
09-21 3460
目录1 Always blocks1.1 Combinational1.2 Clocked2 Statement2.1 If statement2.2 If statement latches2.3 Case statement3 Priority encoder3.1 Priority encoder3.2 Priority encoder with casez3.3 Avoiding latches 1 Always blocks 由于数字电路是由与导线连接的逻辑门组成，因此任何电路都可以表示为模块和分
笔记：verilogHDL学习笔记2--组合逻辑与时序逻辑
qq_43029779的博客
02-11 4141
verilogHDL学习笔记2–组合逻辑与时序逻辑 1.wire 和 reg reg：寄存器类型，通常是对存储单元的描述，在下一个触发机制到来之前保留原值，用always描述 wire：线网型类型，相当于实际的连接线，变量的值随时发生变化，用assign连接（多条assign的赋值语句之间互相独立，并行执行） 2.always语句 always @(敏感事件)begin 程序语句 end 例子： always @(a or b or d or sel)begin if(sel==0) c
verilog中if else语句和case语句的异同
04-13
if else语句和case语句都是Verilog中常用的分支语句，它们的异同点如下： 1. if else语句只能进行简单的条件判断，而case语句可以根据多个条件进行分支处理。 2. if else语句的条件是布尔表达式，而case语句的条件...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值