fifo的rdata_同步FIFO设计

本文从微信公众号--数字IC小站，​转载，欢迎关注，微信公众号更新更多更快带选通信号的同步FIFO(重发)​mp.weixin.qq.com

​我们常见的同步FIFO一般都是固定位宽输入，固定位宽输出的，因此他们之间的关系一般来说都是固定的，比较容易理解，网上也有很多类似的代码去指导怎么编写，在此不再赘述。如果突发奇想，添加一个选通信号wstrb呢？那么这个世界是不是就不太一样了呀~~

假设题目如下：

编写代码，实现如下的同步FIFO功能，示意图如下：

其中，clock为输入时钟；reset_n为复位信号，低有效；valid_in为输入有效信号，当输入信号为无效信号时，数据不写进FIFO；wstrb为选通信号，当其为0时，输入数据的低8位有效，当其为1时，输入数据的低16位有效，当其为2时，输入数据的低32位有效，当其为3时，输入数据全部有效；data_in为输入数据，每次数据为64位；valid_out为输出有效信号；ready_in为FIFO状态信号，当为高时，证明FIFO内部有足够的空间存储数据；data_out为输出数据，32位宽。

上次把类似的题目给同学们作为实验题，交上来的作业发现有很多bug，下次讲讲bug~

解题思路如下：

因为输入可能是8位，也可能是1