计算机组成原理复习题(老师给的期末复习题)
选择题
算术 / 逻辑运算单元74181ALU可完成______。
A 16种算术运算功能
B 16种逻辑运算功能
C 16种算术运算功能和16种逻辑运算功能
D 4位乘法运算和除法运算功能
若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。
A 阶符与数符相同为规格化数
B 阶符与数符相异为规格化数
C 数符与尾数小数点后第一位数字相异为规格化数
D数符与尾数小数点后第一位数字相同为规格化数
在机器数______中,零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码
在定点二进制运算器中,减法运算一般通过______来实现。
A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器
5..下面浮点运算器的描述中正确的句子是:______。
A. 浮点运算器可用阶码部件和尾数部件实现
B. 阶码部件可实现加、减、乘、除四种运算
C. 阶码部件只进行阶码相加、相减和比较操作
D. 尾数部件只进行乘法和减法运算
二.设机器字长32位,定点表示,尾数31位,数符1位,问:
定点补码整数表示时,最大正数是多少?最大负数是多少?
定点补码小数表示时,最大正数是多少?最大负数是多少?
三、某加法器进位链小组信号为C4C3C2C1 ,低位来的信号为C0 ,请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
(1) 串行进位方式 (2) 并行进位方式
四、已知 x = - 0.01111 ,y = +0.11001,
求 [ x ]补 ,[ -x ]补 ,[ y ]补 ,[ -y ]补 ,x + y = ? ,x – y = ?
五、写出 十进制数15.86对应的IEEE754浮点格式的二进制编码
一、在动态存储器芯片中将地址分两次输入,先输入行地址,再输入列地址,行地址的输入由芯片的地址选通用信号___控制,列地址的输入由芯片的地址选通信号___控制。
二、某计算机字长为32位,存储器容量为4MB,若按字编址,其字地址范围是____。
三、假定计算机系统需要512字节RAM和512字节ROM容量。使用的RAM芯片是128字x8位,ROM芯片为512字x8位。RAM芯片有CS*及WE*控制端,ROM芯片有CS*控制端,CPU有地址线A15~A0、数据线D7~D0、读写控制线RW*等,试确定各存储器芯片的地址区间,指出存储器以及各存储器芯片需要的地址线数量,并画出存储器与CPU的连接图。
四、用64x1位的SRAM芯片设计一个总容量为1024字节的16位存储器,画出逻辑图并指出所需的所有输入和输出信号,要求该存储器既能以字节方式访问,又能以16位的字方式访问。可以用BE1和BE0信号区分高低字节的读操作,用WE1和WE0信号区分高低字节的写操作。
五、某计算机的CACHE采用2路组相联映像,已知CACHE容量为32KB,主存容量为2MB,每个字块有8个字,每个字有32位。问:
主存地址多少位?(按字节编址),各字段如何划分?
设CACHE 起始为空,CPU从主存单元0,1,…,100。依次访问101个字节(主存一次读出一个字),并重复按此次序访问11次,命中率为多少?若CACHE速度是主存速度的5倍,采用CACHE与无CACHE比较速度提高多少倍?
主存地址为0BCDEF的单元在CACHE中的什么位置?
六、一个两级存储器系统有八个磁盘上的虚拟页面需要映射到主存中的四个页框中。某程序生成以下访存页面序列:1,0,2,2,1,7,6,0,1,2,0,3,0,4,5,1,5,2,4,5,6,7,6,7,2,4,2,7,3。画出每个页面访问这后存放在主存中的位置,采用LRU替换算法,计算主存的命中率,假设初始时主存为空。
计算机组成原理试题
课程代码:023181
一、单项选择题(本大题共15小题,每小题1分,共15分)
在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内。错选、多选或未选均无分。
1.若二进制数为10110.11,则相应的十进制数为( )
A.22.75B.22.5
C.21.5D.22.3
2.某机字长为16位,含一位数符,用补码表示,则定点小数所能表示的绝对值最大的负数为( )
A.-(1-2-15)B.-(1-2-16)
C.-2-15D.-1
3.若[X]补=1.1011,则[-X]补=( )
A.1.0101B.1.1011
C.0.0101D.0.1011
4.规格化后尾数的最高数位为1的