cmos逻辑门传输延迟时间_MOS管设计知识：传输管TG的原理及组合逻辑延时分析

1、MOS的基本性质

MOS，即场效应管，四端器件，S、D、G、B四个端口可以实现开和关的逻辑状态，进而实现基本的逻辑门。NMOS和PMOS具有明显的对偶特性：NMOS高电平打开(默认为增强型，使用的是硅栅自对准工艺，耗尽型器件这里不涉及)，PMOS低电平打开。在忽略方向的情况下，采用共S极接法，有如下特性：

第一张图是Vds随Vgs变化的情况，用于描述开关特性。后面的逻辑分析一般基于这个原理。

第二张图是Ids随Vds变化的情况的简图，用于描述MOS的静态特性。

MOS的静态特性由两个区域决定：线性区和饱和区。

前者一般是动态功耗的主要原因，后者是静态电压摆幅的决定因素。

线性区有：Id=μCoxW/L［(Vgs-Vth)Vds-1/2Vds^2］

饱和区有：Id=1/2μCoxW/L(Vgs-Vth)^2

后面的MOS器件一般基于这两个区域的电学特性来分析总体的电学特性。电压摆幅、面积、噪声容限、功耗、延时基本上都是源自这个区域的原理。

2、CMOS电路及其改进

(1)最基本的CMOS电路--反相器

这里是反相器的版图草图及电路草图，用于描述反相器的版图位置和逻辑关系。

反相器的功能很简单，就是将Vout输出为Vin的反向。

从功耗上看：PMOS和NMOS静态不存在同时导通，即无静态功耗。由于NMOS和PMOS关断的延时，存在动态功耗。

从电压摆幅上看：NMOS可以将Vout拉到L0(逻辑0)，PMOS可以将Vout拉到L1，可以保证全电压摆幅。

从面积上看：PMOS和NMOS各一个，标准的CMOS面积，其他电路的面积以其为参考。

从噪声容限上看：CMOS的标准噪声容限，以其为参考对比其他电路。