辽宁大学c语言期末考试题,dsp辽宁大学复习材料试题.doc

Dsp复习材料

数字信号处理特点：(1)精度高 数字系统的精度远高于模拟系统

可靠性高 受温度噪声环境等的干扰小

灵活性大 通过不同的数字信号处理软件来适应不同的需要

易于大规模集成 数字部件易于大规模集成

可获得高性能指标 频率分辨率高

dsp芯片种类：(1)按基础特性(按时钟和指令类型来分类)：

静态dsp:某时钟频率范围内任何频率上芯片都能正常工作

一致性芯片：两种或两种以上指令集机器代码及管脚结构兼容

按数据格式分类：定点dsp：数据以定点格式工作

浮点dsp：数据以浮点方式工作

按用途分类：通用dsp芯片：适合普通dsp应用

专用dsp芯片：为特定dsp运算设计的

dsp主要特点：哈佛结构：DSP芯片采用增强型的哈佛结构，即数据存储器和程序存储器是两个相互独立的存储器，每个存储器独立编址、独立访问。并设置了程序总线和数据总线，允许同时取指令和取数据，提高了数据的吞吐量。另外，增强型的哈佛结构允许在程序空间和数据空间之间相互传送数据。

多总线结构: DSP具有4组总线(P、C、D、E)，每组总线都有地址总线和数据总线。在一个机器周期内可以完成：从程序存储器中取一个指令；从数据存储器中读两个操作数；向数据存储器写一个操作数。

指令系统的流水线操作:DSP采用流水线结构以减少指令执行时间从而 增强处理器的处理能力。TMS320采用流水线 深度2~6级不等，即可并行处理2`6条指令，每条指令处于2~6流水线的不同阶段

专用的硬件乘法器:DSP芯片的乘法累加指令能在单个周期内完成。

特殊的DSP指令:FIRS指令、LMS指令

快速的指令周期: 针对基站应用的C5416处理能力超100MIPSMIPS(每秒百万条指令)

硬件配置强 片内外设：串行口、主机接口、DMA控制器、锁相环时钟产生器、软件控制等待状态产生器。方便系统设计。

TMS320C54X主要特性：

CPU: 先进的多总线结构(1条程序总线、3条数据总线和4条地址总线)

40位算数逻辑单元(ALU)，包括一个40位桶形移位寄存器和两 个独立40位累加器

17位*17位并行乘法器与40位专用加法器相连，用于非流水线式 单周期乘法/累加(MAC)运算

比较、选择、存储单元(CSSU)用于Viterbi操作的加法/比较选择

指数编码器可以在单个周期内计算40位累加器中的数值的指数

双地址生成器包括8个辅助寄存器和两个辅助寄存器算数运算单 元(ARAU)

存储器：64K字程序存储器、64K字数据存储器以及64K字I/O空间。在 C548、C549、C5402、C5410和C5420中程序存储器可扩展。

指令系统：单指令重复和块指令重复操作

块存储器传送指令

32位长操作数指令

同时读入两个或三个操作数的指令

并行存储和并行加载的算数指令

条件存储指令

从中断快速返回指令

在片外围电路：软件可编程等待状态发生器

可编程分区转换逻辑电路

带有内部震荡器或外部时钟源的片内锁相环(PLL)时钟 发生器

外部总线关断控制，以断开外部的数据总线、地址总线和 控制信号

数据总线具有总线结构保持器特性

可编程定时器

时分多路串行口(TDM)、缓冲串行口(BSP)、多通道缓 冲串行口(McBSP)

并行主机口(HPI)

可用IDLE1、IDLE2和IDLE3指令控制功耗，以工作在 省电方式

可以控制关断CLKOUT输出信号

在片仿真接口：具有符合IEEE1149.1标准的在片仿真接口(JTAG)

单周期定点指令的执行时间为25/20/15/12.5/10-ns

总线结构：程序总线(PB)传送从程序存储器来的指令代码和立即数

3组数据总线(CB、DB和EB)链接各种元器件：CB和DB总线传送从 数据存储器读出的操作数，EB总线传入写入到存储器中的数据

4组地址总线(PAB、CAB、DAB和EAB)传送执行指令所需的地址。 TMSC53X采用两个辅助寄存器算数运算(ARAU0和ARAU1),每周期能 产生两个数据存储器地址

内存空间分布图

注明：画图 和 写 CMD 文件的题会有变化不能原封不动的抄

情况一

状态寄存器

ST0

ST1

状态寄存器PMST

按照下面的存储空间分配图使用