作为使用矿板实现的第一个实验，咱们从最简单的做起，实现一个间隔1秒钟的流水灯。工程所采用的时钟为PL端的晶振。
因为矿板在PL端，默认是没有焊接晶振的，所以在做本章的实验，必须要在PL端把晶振焊上。
大家看到这里，千万不要惊慌，不要以为你的矿板上PL端没有晶振，这块板子就不能玩了。
PL端有晶振更好，没有咱们也能照样玩，咱们后面会给大家说，在没有这个晶振的情况下如果让PL端也实现流水灯。
关于如何焊接晶振，咱们会在下一篇文章详细介绍。
当然在咱们店铺里面购买矿板时，如有要求需焊接晶振等器件，咱们也是可以免费焊上的。相信也是有不少朋友在咱们这购买的矿板，晶振都是已经焊好的。
在本节内容，Kevin 力争把 Vivado 创建工程、编译工程和下载bit 文件的步骤都详细的记录下来，在后面的章节会对这些基础操作进行省略。
第一步：打开vivado
双击桌面上 vivado 的快捷启动方式
，vivado 的启动过程略显迟缓，耐心等待即可，咱们FPGA工程师还是要有耐心的。
如果连vivado启动的这点时间都没法等待，那之后vivado的编译过程，会让你气得摔电脑的！！！
第二步：创建工程
点击【CreateProject】之后，会弹出来创建工程的界面，可以点击【next】。
当做好了工程创建的步骤后，接下来就会出现下面这个截图的内容了。这就说明咱们的工程已经创建好了。
第三步：添加代码
工程创建好了，咱们可以添加代码。
后面的步骤，有要点 YES就点YES，有要点OK 的就点OK！ 大家OK吗？
之后就能够在 DesignSources 下看到.v 文件了。
接下来，把下边这段流水灯的代码，直接敲到shiftl_led.v这个文件里面。
大家如果对于这部分的代码不理解，建议大家学习下咱们录制的零基础视频教程哦！
零基础视频链接：https://www.bilibili.com/video/BV1AJ411U7QA?from=search&seid=12422909862309808843
大家也可以在 B 站 直接搜索 【开源骚客】，找到这个视频。
这里为了格式好看，就直接把代码截图了。
建议大家对于代码还是多敲一敲，实在不想敲，可以在【开源骚客】公众号回复EBAZ4205，下载工程源码。
第四步：综合、绑管脚
先对工程进行综合，单击后会弹出确认界面，直接点击OK就行。
之后会弹出综合结束界面，咱们打开已经综合的设计。接下来就是去绑定FPGA的管脚了。
打开转接板和4205的原理图，找到对应的管脚。
对于复位按键，咱们随便找一个转接板上的按键引脚绑定即可。
管脚找到了，直接在vivado 的管脚界面输入对应的管脚信息。
之后可以直接 CTRL+S 保存，这里会弹出一些界面，可以根据下边步骤操作，如果没有弹出可以直接略过。
设置保存引脚约束信息的文件名，注意vivado的约束信息是以 .xdc 为后缀。保存之后，可以在 Sources 下的 Constraints 中看到该文件。
第五步：生成下载文件
引脚约束之后，可以直接生成bit文件，即生成FPGA的下载文件。
后面弹出的界面，有YES就点YES，有OK就点OK ，大家OK吗？
第六步：下载bit文件
经过些许等待，bit文件生成好之后，也会有提示界面。直接按下图所示选择。
这是直接打开下载工具。当然如果这个界面不小心弄没了，也没关系，咱们点下图这个也一样。
这个时候，会弹出打开的界面。
现在，转接板连好，下载器连好，给矿板上电。之后按下图操作。
好了，这就是下载的步骤，下载后LED灯会按照间隔1S的时间进行流水。
总结
在本章内容，对于vivado 的工程建立、编译等步骤做了非常详细的描述，若仍觉得电子版教程描述不够细致，可跟着咱们对应的EBAZ4205 配套视频进行操作。 当然目前在写这篇文章的时候，视频还没有录制呢，咱们一旦录制完成，会在【开源骚客】公众号首发的，大家可以关注公众号第一时间获取视频教程的最新消息哦！ 目前咱们已经发布了《Vitis ZYNQ 开发秘籍》的两讲视频教程。 #下期预告# 相信大家看了本章的内容，如果自己的矿板上PL 端 没有晶振，或多或少会有些遗憾，所以咱们会在下一篇文章，给大家详细说明如何焊接晶振！ # 《Vitis ZYNQ 开发秘籍》 往期精彩#【视频】《Vitis ZYNQ开发秘籍》第二章-开始使用矿板
【视频】《Vitis ZYNQ开发秘籍》第一章-硬件资源介绍
第二章：《Vitis ZYNQ开发秘籍》-开始使用矿板
第一章：EBAZ4205 矿板+转接板 硬件平台介绍
前言：对于ZYNQ，我想重新写一套教程
792
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
