Verilog快速入门知识学习
在服务器的硬件电路设计中都会用到CPLD,主要功能是控制上电时序以及电平之间的转换;那么我们编写代码用什么语言来做了,想必大家都知道用的是Verilog,Verilog不仅可以用在CPLD上,也可以作为FPGA的编程语言,它作为一门硬件语言,也是我们硬件工程师需要掌握的知识。在学习中,我们会走不少弯路,下面我把学习过程中认为能快速入门又是比较重要的知识点总结出来,希望能为初学者提供一些帮忙;
Verilog基础语法
1, 二进制表示如下:4'b0101表示4位二进制数0101;
2, 标识符用于定义模块名、端口名、信号名,例如:clk_50;
3, 寄存器数据类型,线网数据类型和参数数据类型;
reg[31:0] delay_cnt; //延时计数
reg key_reg; //默认位宽为1
Reg类型的数据只能在always语句和initial语句中被赋值;
如果该过程语句描述的是时序逻辑,即always语句带有时钟