计算机组成原理单周期mips,计算机组成原理CPU单周期数据通路（MIPS)

计算机组成原理CPU单周期数据通路(MIPS)

【计算机组成原理】CPU:单周期数据通路(MIPS)

寄存器传送语言RTL

1)R(r)表示寄存器r的内容

2)M(address)表示主存储器地址address的内容

3)传输方向“←”表示，从右向左传输

4)程序计数器PC的内容直接用PC表示

输出信号改变时机

1)setup建立时间：触发时钟边缘之前保持稳定一段时间

2)hold保持时间：触发时钟边缘之后保持稳定一段时间

3)clk-2-Q time锁存延迟：触发时钟边缘之后不能立即变化，有一点点延迟

即：输入的信号(1或0)在输入之前(下跳沿到达之前)要稳住自己，不能出差错，在到达下调沿时输入信号不会立刻影响输出，而是经历一点点延迟(clk2Q)输出才改变，而与此同时输入信号会保持更长一段时间。

寄存器组解读

1)ReadinA\RB两个读入接口，符合组合逻辑，输入5-bit寄存器编号，选择32个寄存器之一的内容，耗费一小段时间(取数时间AccessTime)，从BusA\busB输出(2^5=32)。

2)busWrite是写入接口，是时序逻辑，在(WriteEnable=1)&&(时钟下降沿到达)的情况下经过延迟(CLK2Q)将busW的值写入RW读入接口指定的寄存器中；WE=0时即使下降沿到来也不会写入。

内部结构图

3)理想数据存储器