五邑大学计算机组成原理试卷,计算机组成原理总复习-五邑大学.doc

一、基本概念

指令周期，CPU周期(机器周期)，存储周期，刷新周期，流水线周期，流水线加速比，相联存储器，cache存储器，cache的三种映射方式，控制存储器，虚拟存贮器，存储器三级结构，动态SRAM特点，静态SRAM特点，微程序控制器及组成，硬布线控制器，微指令格式，微指令的编码方式，指令流水线，算术流水线，并行处理技术， 流水线中的主要问题，输入/输出的信息交换方式，程序中断，补码运算的溢出判断(双符号法与单符号法)，n位机器数(原码、反码、补码、移码)表示的范围，先行进位，串行进位，矩阵乘法器、矩阵除法器、规格化小数标准，浮点数的表示方法，指令寻址方式，操作数寻址方式，总线的特性。

二、选择题练习

1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A. 阶符与数符相同为规格化数

B. 阶符与数符相异为规格化数

C. 数符与尾数小数点后第一位数字相异为规格化数

D. 数符与尾数小数点后第一位数字相同为规格化数

2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是______。

A . -215 ~ +(215 -1) B. -(215 –1)~ +(215 –1)

C. -(215 + 1)~ +215 D. -215 ~ +215

容量是128M*32的内存，若以字节编址，至少需要______根地址线。

A. 16 B. 29 C. 27 D. 32

4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是____。

A、0~64K B、0~32K C、0~64KB D、0~32KB

5、主存贮器和CPU之间增加cache的目的是______。

A. 扩大主存贮器的容量

B. 解决CPU和主存之间的速度匹配问题

C. 扩大CPU中通用寄存器的数量

D. 既扩大主存的容量，又扩大CPU通用寄存器的数量

6、以某个寄存器的内容为操作数地址的寻址方式称为______寻址。

A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接

在cache的映射方式中不需要替换策略的是______。

A. 全相联映射方式

B. 直接映射方式

C. 组相联映射方式

在CPU中跟踪指令后继地址的寄存器是______。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

9、. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微程序来解释执行

C. 每一段机器指令组成的程序可由一条微指令来执行

D. 每一条微指令由机器指令来解释执行

10、 微程序控制存储器容量为128 X 36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长度分配是 。

A . 控制字段29位，测试字段2位，微地址字段5位

B . 控制字段26位，测试字段4位，微地址字段6位

C . 控制字段25位，测试字段4位，微地址字段7位

D . 控制字段26位，测试字段2位，微地址字段8位

SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A 64，16 B 16，64 C 64，8 D 16，16 。

12、 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。

A.行波进位 B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位

13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是______。

A.DRAM B.SRAM C.闪速存储器 D.EPROM

14、相联存储器是按______ 进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式

C．内容指定方式 D。地址指定与堆栈存取方式结合

15、操作控制器的功能是______。

A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

以下四种类型指令中，执行时间最长的是______。

A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令

17、在多级存储体系中，“cache—主存”结构的作用是解决______的问题。

A.主存容量不足 B.主存与