quartus利用锁相环产生时钟_表征颤噪效应/相位突变的锁相环信号瞬变行为

数字通信系统通常有特殊的载波同步和合成要求，例如快速的载波捕获/ 锁定，以及在要求苛刻的环境中稳定工作。能否达到这些要求，不仅受到振荡器自身特性的影响，在锁相环电路设计时还需要考虑到一些有害的激励 ( 例如颤噪效应 ) 的影响。本文讨论了是德科技信号源分析仪如何帮助您确定有害的锁相环瞬变“相位突变”，以及如何轻松、全面和精确地表征锁相环在线性和非线性区域内的特性。

表征锁相环 PLL 线性和非线性特性

首先要了解的是用于表征锁相环的线性和非线性特性的测试参数; 测试分为三个不同的阶段: 元器件测量、振荡器/锁相环电路设计和在工作条件下的验证 / 测试。
如图1所示，锁相环 PLL 控制输出信号的相位，使其达到参考相位的 N倍。同样，输出信号的频率也是参考频率的N 倍。与所有线性反馈控制系统相同，锁相环 PLL 具有动态的特性。借助传递函数法所描述的线性特性，可以很好地分析锁定附近的环路工作情况。在非锁定条件下，例如分频器比率发生变化，从而在大范围内切换频率时，非线性效应决定了锁相环 PLL 的主要特性。

图 1. 锁相环测试参数和挑战
大多数锁相环都基于以下的构建模块: 鉴相器、环路滤波器、电压控制振荡器 ( VCO ) 和分频器。每一个构建模块在工作过程中都具有线性和非线性特征。

图 2. 电路设计过程中的测试参数和挑战
锁相环 PLL 线性工作范围内的锁相环 PLL 响应可以通过相位噪声测量来表征。一旦知道了 VCO 和参考相位噪声，便可根据指定的环路滤波器预估锁相环 PLL 的输出相位噪声。
射频瞬态特性，即锁定时间，通常通过频率和相位保护频带进行测试。载波捕获允许的时隙变得越来越小，因此现代数字通信系统通常需要高速频率切换合成器，以便在非常短的时间内连通多个通道。典型的锁定时间大约为 10 ms 至微秒级。因此，我们需要保持足够的频率或相位分辨率，同时需要更快的采样率测量。
而且，由于通信系统带宽不断增加，频率合成器需要覆盖更宽的频率带宽。例如，测试一个长跳频率合成器需要 500 MHz 的频率带宽。

图 3. 验证 / 工作测试阶段的测试参数和挑战
当设计的 PLL 对有害的外部物理激励非常敏感时，系统可能会变得不稳定，这是因为 PLL 振荡电路可能产生内部调制。这种非线性特性可能会在多种工作条件(例如温度变化、振动和冲击) 下发生。
颤噪效应和相位突变是已知的主要问题，因此需要在工作条件下测试PLL 的稳定性，以找出有害的激励来源。
因为相位突变事件难以预测，此时的测试难点是如何使用仪器捕获此类事件以及如何分析信号特性来找出此类调制问题的来源。另一个难题是如何定义测试门限，以便根据频率或相位变化和事件的持续时间捕获此类事件。

PLL 线性特性分

图 4. 锁相环线性特性分析
您可以使用反馈控制系统轻松地描述 PLL 的工作原理，它可利用S参数 ( Laplace 变换中使用的复杂的频率参数 ) 得出传递函数。图4 显示了各种可能的激励点的传递函数。此处显示了参考信号 ( VCO ) 中的相位波动的 PLL响应，以及在鉴相器输出端注入信号的 PLL 响应。

鉴相器输出端累加信号的响应表示为 :