数字逻辑实验计算机科学系,13级数字逻辑实验指导书.docx

13级数字逻辑实验指导书.docx

(16页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

14.9 积分

《数学逻辑》实验指导书计算机科学系硬件教研室二O—三年九月实验一 基本逻辑门和逻辑电路一、实验目的1. 掌握TTL与非门、或非门和界或门的输入与输出之间的逻辑关系；2. 掌握组合逻辑电路的基木分析方法；3. 熟悉TTL小规模数字集成电路的外型、引脚和使用方法；4. 初步掌握“TDS4数字系统综合实验平台”和常规实验仪器的使用方法。二、实验器件和设备1. 四2输入与非门74LS00 1片2・四2输入或非门74LS28 1片3. 四2输入异或门74LS86 1片4. 三态输出的四总线缓冲器74LS125 1片5. TDS-4数字系统综合实验平台 1台6. 万用表 1个三、实验内容1. 按图1」测试与非门、或非门和异或门的输入和输出的逻辑关系;图1.1基本逻辑门2. 测试并分析下图1.2逻辑电路的功能。F1F2四、 实验提乔1. 将被测器件插入实验台上的14芯插座中,器件的引脚7与实验台的“地(GND)”连接,引脚 14与实验台的+5V连接；2. 用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平；3. 将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输岀电平为1，指示灯 灭表示输出电平为0；4. 用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。五、 实验报告要求1. 分别用真值表和电压值表的形式表示实验内容1的结果；2. 用真值表的形式表示实验内容2的结果，写出电路的逻辑函数并分析其功能。实验二译码器、编码器和数据选择器一、实验目的1. 掌握译码器、编码器、数据选择器的逻辑功能和使用方法;2. 掌握TTL中规模集成电路的应用方法。二、实验器件和设备1. 3・8线译码器74LS138 1片2. 8-3线优先编码器74LS148 1片3. 双4选1数据选择器74LS153 1片4. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 1个三、实验内容1. 测试3-8线译码器74LS138的逻辑功能。使能输入端G】、G2A> G?b和编码输入端C。、C】、 C2分别接电平开关,译码输出端Yo〜丫7分别接LED指示灯。改变输入G1、G2A、G?b和C2、G、 G)的电平，观察并记录输出Yo〜Y?的状态；2. 测试8-3线优先编码器74LS148的逻辑功能。使能端EI和信号输入端I。〜切分别接电平开关, 编码输出端C?〜C()分别接LED指示灯。改变EI和1()~】7的电平，观察并记录输出C2〜C()的状态；3. 测试74LS153中一个4选1数据选择器的逻辑功能。使能端G、数据选择端So S,和数据输 入端Do〜D3分别接电平开关，输出端Y接LED指示灯。改变输入G、S° S|及D。〜D3的电平，观 察并记录输出Y的状态；SN74LS138NClC23：G1G2AG2BXCO 1SABCiNDc ・obl・2・3・4b5 ・6・7 ccYY-Y-YYY-Y-Y:14Y1〔13Y2:12Y311Y4:10Y5:9Y6・7Y7+515 Y01011VCC1213A014A115A21617GSE1EOGNDSN74LS148DC1C2GSEO+5 9 COSOAVCC4SIBG—u1OEDOICODI1C1 1C2 1C3Y1J YD24：D3丄8GNDc)四选一数据选择器+5SN74LS153Na) 3-8线译码器b) 8-3线优先编码器图2.1译码器、编码器、数据选择器4. SN74LS153芯片集成了 2个山选一•数据选择器，并且2 共用相同的数据选择输入端B、Ao图2・2是SN74LS153的扩展 电路，分析推导出电路的逻辑两数，并说明具工作原理。四、实验报告要求1. 根据实验作出74LS138、74LS148和74LS153的功能表;XI个数据选择器” 应用，测试该2. 分析74LS138输入端G2A^ Gqb的功能，分析74LS153输入端G的功能；3. 写出三人多数表决器的设计过程，画出逻辑电路图，并以真值表的形式表示测试结果。图2.1 74LS153的应用实验三组合逻辑电路一、实验目的1. 掌握组合逻辑分析和设计的方法；2. 掌握TTL中规模集成电路的应川方法。二、实验器件和设备1. 双4选1数据选择器74LS153 1片2. 四2输入与非门74LS00 1片3. 四2输入界或门74LS86 2片4. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 1个三、实验内容1. SN74LS153芯片集成了 2个四选一数据选择器，并且2个数据选择器共用相同的数据选择 输入端B、Ao图3-1为运用SN74LS153进行设计的组合逻辑电路图，测试该电路，分析、推导出 电路的逻辑函数，并说明电路的功能。表3/ 8424码与循环码转换表丄 1-?^4『Hp n BA11 F十进制数8424 码循环码0000000001000100012001000113001100104010001105010101116011001017011101008100011009100111011010101111111011111012110010101311011011141110100115111110002. 按表3・1给出的8421码与循环码的对应表，设计一个实现8421码到循坏码的转换电路，并 测试验证该电路。四、实验报告要求1. 给岀实验内容1的测试结果以及结果分析、推导过程;2. 给出实验内容2完整的设计过程以及电路的测试结果。实验四触发器一、实验目的1. 掌握基本SR触发器、门控D触发器、D他发器和JK触发器的工作原理及使用方法。二、实验器件和设备1 .四2输人正与非门74LS00 1片2. 六反相器74LS04 1片3. 双D触发器74LS74 1片4. 双J-K触发器74LS73 1片5. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 1个三、实验内容1. 测试由与非门74LS00构成的基本SR触发器的功能(图4-la)0输入R、接电平开关， 输出Q、Q端接LED指示灯，改变反、§的电平，观测并记录Q、Q的值；2. 测试由与非门74LS00和反相器74LS04构成的门控D触发器的功能(图。省略部分。6V8 1 片2. GAL编程器系统 1套3. TDS-2数字电路实验系统 1台三、 实验内容1. 设计一个4位格雷码计数器。格雷码的编码规则规则，任何相邻的两个编码中只有1个二进 制位状态不同，表2给出两组最常用的格雷码的编码值，本实验只要求实现一种格雷码方案，从上 面两个方案中任选其一。表2格雷码十进制数格雷码⑴格雷码⑵0000000001000101002001101103001000104011010105111010116101000117100000018110010019010010002. 设计一个4位可逆BCD计数器。四、 实验提示1) 首先按功能要求设计逻辑函数，然后用ABEL-HDL语言描述；2) 用ispExpert软件实现设计输入和编译综合，生成JEDEC类型的文件；3) 用编程器将JEDEC文件写入GAL16V8器件，然后进行测试(川单脉冲)并记录。五、 实验报告要求1. 写出实验的功能表(或逻辑函数)和ABEL语言程序;2. 给出器件测试的实验步骤和实验记录。附录A常用实验器件引脚图1、四2输入正与非门74LS005、双J・K触发器(带清除端)74LS73A1A1v 14Vcc1B2134B1Y3124A2A4114Y2B5103B2Y693A8 3YA —~XB^L>- YY = A^BGND 71CLK1v 141J1CLR131Q1K3121QVcc411GND2CLK5102K2CLR692Q2J782QJ 一CLK YK —XTR 92、六反向器74LS04J-K触发器真值表1A1D |4Vcc1Y2136A2A2Y3412116Y5AA — i Y3A5105YY = A3Y694AGND784Y输入输出CLR CLK J KQ QL X X XL HHILLQo QoH l L HL HH I H H翻转H H X XQo Qo6、双D止边沿触发器(带预置和清除端)74LS743、四2输入正或非n 74LS281Y1v 14Vcc1A2134YIB3124B2Y4114A2A5103Y2B693BGND783A1CLR1 、J 14VccID2132CLR1CLK3122D1PR4112CLKIQ5102PRIQ692QGND782QD — 一 QCLK T 二■etR fD触发器真值表4、四2输入异或n 74LS86IA1v 14VccIB2134B1Y3124A2A4114Y2B5103B2Y693AGND783Y输入输出PR CLR CLK DQ QH H H L H L H H H L L H L f X X X X L H X X XP L H H L H P H L H H L7、三态输出的四总线缓冲器74LS12510、双4:1线数据选择器/多路开关74LS1531G1D 16Vcc1A152GIB3142A1Y04132B1Y15122Y01Y26112YI1Y37102Y2GND892Y3选通选择输入数据输入输出GB ADO DI D2 D3YHX XX X X XLLL LL X X XLLL LH X X XHLL HX L X XLLL HX H X XHLH LX X L XLLH LX X H XHLH HX X X LLLH HX X X HH1C1D 14Vcc1G1D 16Vcc1A2134CB2152GA ―>— Y1Y3124A1D3314A2C4114Y1D24132D32A5103CY=A1D15122D22Y693AC为高时输出禁止1D06112D1GND783Y1Y7102D0GND892Y8、双2:4线译码器/分配器74LS139真值表真值表4金入输出允许选择GB AY0 Y1 Y2 Y3HX XH H H HLL LL H H HLL HH L H HLH LH H L HLH HH H H L11、同步十进制计数器74LS162Clear1D |6VccClock215CarryA314QaB413Qbc512QcD 6 11 Qd9、GAL16V8Enable P 7GND 810 Enable T9 LoadI/CLK1D 20VccI219I/O/QI318I/O/QI417I/O/Q1516I/O/QI615I/O/Q1714I/O/QI813I/O/Q1912I/O/QGND1011I/OE(I) Clock为计数时钟，上升沿计数。⑵Clear为同步清除，低电平有效。⑶Lo“d为同步预置，低电平冇效。⑷D、C、B. A为数抓预置端，D为最高位。⑸Qd、Q(、Qd、Qa为计数输出，Qd为最高位。⑹Carry为进位输出,高电平有效，其宽度与Qa 相等。(7) Enable T和Enable P为高时,允许计数， Enable T为低时，禁止Carry输出。 关 键 词： 13 实验 数字逻辑 指导

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。