20k超声波电路原理图讲解_高速PCB电路板设计与仿真(6)

本学期的"高速PCB电路板设计与仿真"课程开课了，以后每周将课程的录制视频剪辑后转发本微信公众号，共同学们参考复习；课程采用课堂边讲边做的方式，本学期以Cadence Allegro SPB 17.2为基础，从设计实践的角度出发，以具体电路的PCB设计流程为顺序，深入浅出地详尽讲解元器件建库、原理图设计、布局、布线、规则设置、报告检查、底片文件输出、后处理等PCB设计的全过程。内容主要包括原理图输入及元器件数据集成管理环境的使用、库的开发、PCB设计工具的使用，以及后期电路设计处理需要掌握的各项技能等。前期以电路软件实践为主，后期介绍原理图仿真、PCB后仿真、SI/PI分析理论；课程成绩以期末综合设计报告和期中设计报告为主，结合平时上课情况。

1)课堂上的PCB由于在plan class上有未知残留设计，导致布线后无法删除等奇怪现象，大家需要把plan class的Top bottom all层上的东西都删干净，需要使用如下图的命令：

2) prop delay 一般是用于group内的等长约束，wire total length是用于走线长度约束，注意其不同与相似，下面视频就此问题，补充讲解昨天课堂上的没讲清楚之处。

3)  sigxplorer是allegro的早期工具，以前主要用于拓扑仿真，现在还可用于设置约束，目前约束设置更简单的方法是在约束管理器里直接做，仿真用workflow流程或allegro sigrity更高效强大

补充视频1：

补充视频2：

补充视频3：