![0b5865016d75fe98101cd3762502e693.png](https://i-blog.csdnimg.cn/blog_migrate/5c39cf4c639fd483cf46a69780aa267a.png)
PCB布局技巧
1、滤波电容的放置要与电源接近,振荡器也是,在振荡器前端放电阻。
2、通过Design的Board Shape改变电路板大小。
3、画完电路板大小后,在Mechanical1层用10mil线画板框(部分工程师喜欢用禁止布线层即KeepOut-Layer层)P+L布线。
4、在布置PCB时,必须先要设置规则(很重要),rule中要设置Via、Clearance等。放置元件,过孔,焊盘,覆铜,放文本等都可用P+对应快捷字母。
5、覆铜(place polygon pour)之前要修改安全间距design rules(clearance 10mil左右),并且NET网络连接到地GND,选择Pour Over All Same Net Objectc,还要去除死铜(remove dead copper)。 补充:因为FPGA下过孔比较密容易出现网络被隔断。多层板内层铺铜要注意电源层和地层,如果是正片(Signal)出现网络被隔断需手工加画6mil的线把网络连接好,如果内层是负片(Internal Plane )出现网络被隔断可以将隔离焊盘大小改小,保证网络连接;
6、表层的铺铜要用网格时选择Hatched(Tracks/Arcs),线宽 (Track Width)10mil,间隔 (Grid Size)20mil,Grid Size 的大小是包含线宽在内前面数据实际是10mil线宽10mil的间隙。
7、排线整体操作用S+L,放导线用P+L,布线过程中按 * 可以添加过孔。
8、小键盘加减+,-号为各层之间切换用,Page Up放大,Page Down缩小。
9、距离测量R+M或者ctrl+M,单位mil和毫米mm切换用Q键,单位切换Ctrl+Q。
10、画封装图时,J+L为Jump to Location定位到某一点。
11、定基点画封装在Preference的PCB中的Display中Origin Maker。
12、画PCB封装时可用队列粘贴P+S。
13、画PCB封装图要在TOP Over Layers(黄色)。
14、模拟电源和一般电源之间一般要加一个电感(10mh左右)消除信号的影响,加两个0.1uf的电容滤波。
15、模拟参考输入端AREF要接电解电容滤波,而且要接模拟地,模拟地(AGND)与一般地(GND)之间加一个电阻,并且正负模拟参考输入端之间要加电容(0.1uf)滤波。
16、自动标号用Tools--Re-Annotate。
17、画器件原理图的时候,善用器件排列规则来画图,先放大器件,与它相关的器件放附近。一般输入引脚放在左边,输出放在右边,电源放在上边,地放在下边。
18、画原理图库时,可以用分部分(part)来设计引脚特别多的芯片。
19、在布局时,通过Shift+F,光标选中你要操作的器件,在弹出的界面进行属性设置,ctrl+a全选之后进行批量修改属性。
20、Shift+S 看单层所有布线,鼠标右键可以整体图显示拖动,鼠标中键前后拉=放大或者缩小,多层布线非常有用。
21、当重复器件比较多时候,为了让布局看起来整体统一,可以使用排列组合Align,选择要排列的元器件,水平均匀排列ctrl+shift+H,垂直均匀排列ctrl+shift+V,向上对齐排列ctrl+shift+T、向下对齐排列ctrl+shift+B,向左对齐排列ctrl+shift+L、向右对齐排列ctrl+shift+R。
22、在一个工程中的所有原理图中的网标都是相通的,如果要用总图和子图,选择Design->Creat Sheet Symbol From Sheet or HDL。
23、添加信号层用Design->Layer Stack Manager选中top Layer然后Add Layer(正片) 或 Add Internal Plane (负片)。
24、扇出功能:FPGA多引脚可以Auto Route->Fanout->component然后选中你要扇出的器件,根据情况勾选。
25、改变PCB引脚顺序后要反编译到原理图用Project->Project Option->options把其中的Changing Schematic Pins勾选项去掉,然后Design->Update Schmetics in xx.ProPCB。
26、交互式布线:就是改变其中的引脚顺序,需要注意: a、首先要配置可以交换的管脚Tools->pin/Part Swapping->configure选中你要交换的芯片比如FPGA,然后选择可以交换的IO管脚,不能选中时钟和一些配置管脚比如nCSO,nCE,ASDO,DATA0等等,这些都不能交换,Show Assign IO pin Only,然后将他们选中后增加到一个组比如Type组。
b、Pin Swap勾选上这样才允许交换引脚。
c、Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷键TWI)
27、布多层板注意: a、FPGA内部线宽≥4mil(这个要根据FPGA中引脚之间的最小间距来看),过孔(Via)外径≥18mil内径≥8mil,电源类通孔外径50mil,内径20mil;
b、等长线:对时钟同步严格要求的需要布等长线,查看PCB,view->Workspace Panels->PCB->PCB,将要布的网络分成一组便于观察线长(双击All Net添加一组网络),Tools->Interactive Lenth Tuning(快捷键TR),选择网络中一根线后Tab可以设置增加网络,然后找到网络中最长的线进行等长布线,通过这个布线 ,之前要先连接好线,给出足够空间;
c、差分线:对DVI类接口需要布差分线,view->Workspace Panels->PCB->PCB然后选择Differential Pairs Editor,新建你要布的差分线,也可以先在原理图中标注,然后用Tools->Interactive Diff Pair Lenth Tuning(快捷键TI),选中一根线后按Tab进行你要布得最长的线为标准进行布线;
d、按S+N可以选择整条网络,有利于删除;
e、使器件固定,双击后选择locked。30、板子最后的检查非常重要,特别是unrouted 检查,板子焊接之前的电源和地检查也是;
最后补充两点:
在PCB中按L直接可以编辑各层的显示和隐藏。尽量十字叉交错布线,减小信号干扰。
![adddd9d256af7fac981498b4bd7d26de.png](https://i-blog.csdnimg.cn/blog_migrate/ed77eab5c8aaf1d87a1007e22958ed96.png)