fpga挂一片ddr2_FPGA上外挂DDR2&DDR3&MIG IP的使用记录

前言

当需要大容量数据存储及处理的时候，FPGA内部自带的存储资源是远远不够的，所以问题来了，怎么使用外带的DDR3？

首要问题在于DDR3是什么？有没有协议？当然只是需要用Xilinx MIG IP去配置使用的话，DDR3内部信号变化关系不需要太明了，当然明了会更佳，有时间可以看看底层内部架构，只是使用MIG IP去配置DDR3的话不需要像写一个DDR3控制器那么明白。

所需要预先储备的知识：

(1)阅读JEDEC  DDR3 SDRAM STANDARD (标准协议)(有空的童鞋可以阅读)；

(2)阅读ug586_7Series_MIS.pdf (XIlinx MIG核配置文档)(必须的)；

(3)百度文库中的高富帅教程，百度一下就可以知道(推荐阅读)；

Xiinx MIG IP为开发者提供了用户接口，极大的降低了开发者控制DDR3的难度，提升开发效率(然并卵)。

///

1.看完上述文章后，你就想着怎么在vivado中生成MIG IP呢？

本次配置以NEXYS4开发板作为配置平台；Xilinx vivado 2016.1

NEXY4开发板上自带的DDR为DDR2 型号为MT47H64M16HR-25；

配置DDR3和DDR2基本上是类似的；

(1)打开IP配置界面，搜索MIG：

(2)配置，next：