weixin_41029027的博客

昨天另辟蹊径地去探索了子模块的波形仿真，但找朋友唠嗑发现有可以直接生成vcd格式波形文件的方式。遂，写下此篇，简单记录下。不过今天测试完，发现看子模块波形还是有点不方便，得把引脚拉出来才能看到子模块波形。尽管多少还是有点不方便，但起码有个例子可以参考了。傻了，信号都在里面。还是打算再琢磨琢磨子模块直接导出波形。接下来就结合波形分析模块代码和功能吧！

文章目录前言一、跟着官方文档走一遍二、cache子模块的波形仿真2.1 必要的文件内容解释2.2 cache子模块波形仿真——目前环境没啥问题了，就vcd因为配置问题出不来总结前言看了那么久的verilog代码和文档，但还是没怎么接触过Vortex GPGPU全流程跑通与功能模块的波形显示。这一节就开始尝试探索这块内容。一、跟着官方文档走一遍已经有博客做了流程尝试，看了是通过容器保存运行环境的，我呢，还是老老实实按照流程走！主要还是参考这个文档：https://github.com/vorte

Vortex GPGPU的硬件设计和代码结构分析前面也分析了Vortex GPGPU中关于Cache设计的一部分代码：1、Vortex GPGPU的硬件代码分析（Cache篇1）2、Vortex GPGPU的硬件代码分析（Cache篇2）3、Vortex GPGPU的硬件代码分析（Cache篇3）在Cache篇3中我们详细分析了对Cache访问，从接收对Cache的访问request开始，到访问Cache内的各个bank，随后将应答信号gather。

前面已经分析了Vortex GPGPU的硬件设计和代码结构分析前面也分析了中关于Cache设计的一部分代码：1、Vortex GPGPU的硬件代码分析（Cache篇1）2、Vortex GPGPU的硬件代码分析（Cache篇2）本文接着分析代码详细讲解了模块中的功能，并大致梳理了对bank访问的请求-应答流程。

上一篇的Vortex GPGPU的硬件代码分析（Cache篇1）已经分析了代码的一部分，主要包括参数、变量和接口。这一篇接着分析的代码。本文接着对展开介绍，并对涉及的模块做出了解释。

本文开始分析的RTL代码了。按照架构来看，我们首先分析cache设计。在GPGPU Core的设计中，cache出现在ICache中，图示并没有表明是否存在DCache，但作者给出的另一张slide里面现时由DCache。此外，在Core之上的ProcessorCluster和Socket中也存在L3L2和L1，如下：一些必要的Cache首先代码通过宏定义及参数计算部分地址选择部分其他地址转换宏和性能计数器宏。首先是宏定义及参数计算部分（以下的line其实就是cache line，数字8是为了计算。

这次开始针对进行架构分析、硬件代码分析、仿真代码分析和运行时代码分析。github，其中vortex包含源码和必要的.md文件，其中包含作者在MICRO顶会上汇报的slide本系列文章首先参考了知乎帖子，在略微深入了解之后就觉得这可能是学习GPGPU系统工作的好机会。同时也为下一个研究工作做准备工作。本文简单回顾GPU和CPU之间的集成方式，GPU和GPGPU之间的差异，同时根据经典书籍展开GPU的基本知识，并与VMIPS进行对比。

其实很早以前就想对这个话题展开来聊聊，但是对体系结构的理解也仅仅限于《量化体系结构》这一书，对底层实现也仅仅局限于做过RISC-V RV32I基本指令子集的CPU设计。此外实践深度远远不足以支撑我站在系统的角度考虑问题！因此怕讲了出现太多错误，被技术老炮们炮轰。现在之所以敢壮起胆子来谈这个话题有3点原因和1点动机！1、过去三年时间内读了不少架构类、嵌入开发和操作系统类的书籍，或多或少已经对系统有了大致但还是有点朦胧的了解。由于曾经接触过超级demo的CPU设计，所以对指令集的印象也相对深刻！

因为课题需要，调研了几个快速排序方法，并手写或者改进了若干待测试对象，包括记分板型冒泡排序（这个是别人的）、插入排序（这个是我写的）、双调排序（这个我改了又改，可能还会接着改进）、堆排序（这个是别人的）。以上都在7035开发板上测试了资源。除了堆排序截了时序图之外，其他几个我就直接给代码，外加资源占用情况和延迟（这个延迟是给定例子的延迟）。不介绍原理了，默认都懂！书写、修改、调试不易，请大家多多惠存~

本系列内容力求将nvdla的用户态驱动整理清楚，如果有分析不对的请指出。前面已经花了不少章节详细解释NVDLA内核态驱动代码，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六NVDLA内核态驱动代码整理七NVDLA内核态驱动代码整理八NVDLA内核态驱动代码整理汇总篇欢迎阅读硬件信号和架构分析系列文章1：NVDLA内核态驱动代码整理三。

带着上一篇的问题我们来到了本篇。1 、怎么确定哪些寄存器是需要的？2 、寄存器的取值？3 、开发板如果迁移以后，怎么去迁移寄存器？带着三个问题写了这篇水文，按照道理来说，写这篇博客需要大量测试经验，但我是为了先看懂整个框架再去测试，同时逐步提出我的问题与试探性解决问题，为之后可能遇到的问题做个铺垫。后续经验充足了，会另写几篇博客来叙述到底怎么进行寄存器的管理！

这里主要借鉴这位大佬开放的代码，当然，NVDLA官方也开放了一些代码。我分析sdk的内容将会多提点有意思的东西！在中其实透露了细节。;;;;;check;;;mem;无因此答案破解，那我们需要看看这些函数都在哪些文件中用到？可以在............所以接下来最重要的就是寄存器到底是什么含义？以及我们是否有比较简单的方法去看懂寄存器？这个不是本篇的内容，留在下一篇！

本系列内容力求将nvdla的用户态驱动整理清楚，如果有分析不对的请指出。前面已经花了不少章节详细解释NVDLA内核态驱动代码，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六NVDLA内核态驱动代码整理七NVDLA内核态驱动代码整理八NVDLA内核态驱动代码整理汇总篇欢迎阅读硬件信号和架构分析系列文章1：NVDLA内核态驱动代码整理三。

本系列内容力求将nvdla的内核态驱动整理清楚，如果有分析不对的请指出。前面已经分析了一大块代码了，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六NVDLA内核态驱动代码整理七NVDLA内核态驱动代码整理八欢迎阅读硬件信号和架构分析系列文章1：NVDLA内核态驱动代码整理三NVDLA硬件信号和架构设计整理一。

本系列内容力求将nvdla的内核态驱动整理清楚，如果有分析不对的请指出。前面已经分析了一大块代码了，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六NVDLA内核态驱动代码整理七欢迎阅读硬件信号和架构分析系列文章1：NVDLA内核态驱动代码整理三NVDLA硬件信号和架构设计整理一NVDLA硬件信号和架构设计整理二。

本系列内容力求将nvdla的内核态驱动整理清楚，如果有分析不对的请指出。前面已经分析了一大块代码了，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六欢迎阅读硬件信号和架构分析系列文章1：NVDLA内核态驱动代码整理三NVDLA硬件信号和架构设计整理一NVDLA硬件信号和架构设计整理二NVDLA硬件信号和架构设计整理三本章分析。

本系列内容力求将nvdla的硬件设计和架构分析理清楚，如果有分析不对的请指出。架构分析系列文章，链接分别如下：NVDLA内核态驱动代码整理三NVDLA硬件信号和架构设计整理一NVDLA硬件信号和架构设计整理二欢迎持续关注我对内核态代码的解读，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六NVDLA内核态驱动代码整理三note。

本系列内容力求将nvdla的硬件设计和架构分析理清楚，如果有分析不对的请指出。前面已经分析了一篇信号和寄存器的文章，NVDLA硬件信号和架构设计整理一欢迎持续关注我对内核态代码的解读，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA内核态驱动代码整理六其中系列文章3有大量关系架构部分的介绍。NVDLA内核态驱动代码整理三note。

本系列内容力求将nvdla的内核态驱动整理清楚，如果有分析不对的请指出。前面已经分析了一大块代码了，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA内核态驱动代码整理五NVDLA硬件信号和架构设计整理一本章是分析nvdla_core_callbacks.c代码第四部分。函数原型功能将local_task的任务地址数量和任务具体内容的指针handles，其中。

本系列内容力求将nvdla的内核态驱动整理清楚，如果有分析不对的请指出。前面已经分析了一大块代码了，链接分别如下：NVDLA内核态驱动代码整理一NVDLA内核态驱动代码整理二NVDLA内核态驱动代码整理三NVDLA内核态驱动代码整理四NVDLA硬件信号和架构设计整理一本章是分析nvdla_core_callbacks.c代码第三部分。结构体功能包含重要的变量，首先是，用于drm存储管理和分配的结构体；其次是*kvaddr：这是一个指针成员，通常用于存储内核虚拟地址。