目 录
四、自适应实时内存加速器 (ART Accelerator™)
一、芯片介绍
STM32L471xx 器件是基于高性能 Arm® Cortex®-M4 32 位 RISC 内核的超低功耗微控制器，工作频率高达 80 MHz。Cortex-M4 内核具有浮点单元 (FPU) 单精度，支持所有 Arm® 单精度数据处理指令和数据类型。
它还实现了全套 DSP 指令和增强应用程序安全性的内存保护单元 (MPU)。STM32L471xx 器件嵌入了高速存储器（高达 1 MB 的闪存、高达 128 KB 的 SRAM）、用于静态存储器的灵活外部存储器控制器 (FSMC)（适用于具有 100 个或更多引脚封装的器件）、Quad SPI闪存接口（适用于所有封装）以及连接到两条 APB 总线、两条 AHB 总线和一个 32 位多 AHB 总线矩阵的各种增强型 I/O 和外设。
STM32L471xx 器件为嵌入式闪存和 SRAM 嵌入了多种保护机制：读出保护、写入保护、专有代码读出保护和防火墙。
本系列芯片提供多达三个快速 12 位 ADC (5 Msps)、两个比较器、两个运算放大器、两个 DAC 通道、一个内部电压基准缓冲器、一个低功耗 RTC、两个通用 32 位定时器、两个 16位 PWM 定时器专用于电机控制、七个通用 16 位定时器和两个 16 位低功耗定时器。这些器件支持用于外部 sigma delta 调制器 (DFSDM) 的四个数字滤波器。此外，还提供多达 24 个电容感应通道。
此外，还提供多达 24 个电容感应通道，且还具有标准和高级通信接口，具体如下。
• 三个 I2C
• 三个 SPI
• 三个 USART、两个 UART 和一个低功耗 UART。
• 两个 SAI（串行音频接口）
• 一个 SDMMC
• 一个 CAN
• 一个 SWPMI（单线协议主接口）
STM32L471xx 在 -40 至 +85°C / +105°C 、-40 至 +105°C/+125°C 和 -40 至 +125°C / +130°C 温度下工作范围从 1.71 到 3.6 V 电源。一套全面的省电模式允许设计低功耗应用。
支持一些独立电源：用于 ADC、DAC、OPAMP 和比较器的模拟独立电源输入，最多 14 个 I/O 可独立供电至 1.08V。 VBAT 输入允许备份 RTC 和备份寄存器。最后，STM32L471xx 系列提供从 64 引脚到 144 引脚封装的四种封装
二、芯片选型列表
三、Cortex®-M4 内核介绍
带有 FPU 处理器的 Arm® Cortex®-M4 是用于嵌入式系统的最新一代 Arm® 处理器。它的开发目的是提供一个满足 MCU 实施需求的低成本平台，减少引脚数和低功耗，同时提供出色的计算性能和对中断的高级响应。
带有 FPU 32 位 RISC 处理器的 Arm® Cortex®-M4 具有出色的代码效率，可在通常与 8 位和 16 位设备相关的内存大小中提供 Arm® 内核预期的高性能。该处理器支持一组 DSP 指令，可实现高效的信号处理和复杂的算法执行。其单精度 FPU 通过使用元语言开发工具加速软件开发，同时避免饱和。凭借其嵌入式 Arm® 内核，STM32L471xx 系列与所有 Arm® 工具和软件兼容。
四、自适应实时内存加速器 (ART Accelerator™)
ART Accelerator™ 是一种内存加速器，针对 STM32 行业标准 Arm® Cortex®-M4 处理器进行了优化。它平衡了 Arm® Cortex®-M4 相对于闪存技术的固有性能优势，后者通常需要处理器等待更高频率的闪存。为了在 80MHz 下释放接近 100 DMIPS 的处理器性能，加速器实现了指令预取队列和分支缓存，从而提高了 64 位闪存的程序执行速度。基于 CoreMark 基准测试，借助 ART 加速器实现的性能相当于以高达 80 MHz 的 CPU 频率从闪存执行 0 等待状态程序。
五、嵌入式闪存
STM32L471xx 器件具有高达 1 MB 的嵌入式闪存，可用于存储程序和数据。 Flash 存储器分为两个存储区，允许读写操作。此功能允许从一个存储库执行读取操作，同时对另一存储库执行擦除或编程操作。还支持双组引导。每个存储库包含 256 页 2 KB。
六、嵌入式 SRAM
STM32L471xx 器件具有高达 128 KB 的嵌入式 SRAM。此 SRAM 分为两个块：
• 96 KB 映射到地址 0x2000 0000 (SRAM1)
• 32 KB 位于地址 0x1000 0000，带有硬件奇偶校验 (SRAM2)。
该模块通过 ICode/DCode 总线访问以获得最佳性能。这些 32 KB SRAM 也可以在待机模式下保留。SRAM2 可以以 1 KB 的粒度进行写保护。内存可以以 CPU 时钟速度进行读/写访问，等待状态为 0。
七、引导启动模式
启动时，BOOT0 引脚和 BOOT1 选项位用于选择以下三个引导选项之一：
• 从用户闪存引导
• 从系统存储器引导
• 从嵌入式 SRAM 引导 引导加载程序位于系统存储器中。
boot loader主要用于，通过使用 USART、I2C、SPI 或 CAN 对 Flash 存储器进行重新编程。
八、循环冗余校验计算单元 (CRC)
CRC（循环冗余校验）计算单元用于使用可配置的生成多项式值和大小来获得 CRC 码。
在其他应用中，基于 CRC 的技术用于验证数据传输或存储完整性。在 EN/IEC 60335-1 标准的范围内，它们提供了一种验证闪存完整性的方法。 CRC 计算单元帮助在运行时计算软件的签名，以便与在链接时生成并存储在给定内存位置的参考签名进行比较。
九、低功耗模式
超低功耗 STM32L471xx 支持七种低功耗模式，以在低功耗、短启动时间、可用外设和可用唤醒源之间实现最佳折衷。
默认情况下，微控制器在系统或电源复位后处于运行模式。用户可以选择下述低功耗模式之一：
• 休眠模式（sleep mode）：在休眠模式下，只有 CPU 停止。所有外设继续运行，并可在发生中断/事件时唤醒 CPU
• 低功耗运行模式（Low-power run mode）：该模式是通过由低功耗稳压器提供的VCORE 实现的，以最小化稳压器的工作电流。代码可以从 SRAM 或 Flash 执行，CPU 频率限制为 2 MHz。具有独立时钟的外设可以由 HSI16 提供时钟。
• 低功耗睡眠模式（Low-power sleep mode）：该模式是从低功耗运行模式进入的。只有 CPU 时钟停止。当唤醒由事件或中断触发时，系统恢复到低功耗运行模式。
• 停止 0、停止 1 和停止 2 模式 （Stop 0, Stop 1 and Stop 2 modes）：停止模式可实现最低功耗，同时保留 SRAM 和寄存器的内容。 VCORE 域中的所有时钟都停止，PLL、MSI RC、HSI16 RC 和 HSE 晶体振荡器被禁用。 LSE 或 LSI 仍在运行。RTC 可以保持活动状态（带 RTC 的停止模式，不带 RTC 的停止模式）。一些具有唤醒功能的外设可以在停止模式期间启用 HSI16 RC 以检测其唤醒条件。提供三种停止模式：停止 0、停止 1 和停止 2 模式。在停止 2 模式下，大部分 VCORE 域处于较低泄漏模式。停止 1 提供最多数量的活动外设和唤醒源，唤醒时间更短，但消耗比停止 2 更高。在停止 0 模式下，主稳压器保持开启，允许非常快的唤醒时间，但消耗更高。
从停止 0、停止 1 或停止 2 模式退出时的系统时钟可以是最高 48 MHz 的 MSI 或 HSI16，具体取决于软件配置。
• 待机模式（Standby mode） ：待机模式用于通过 BOR 实现最低功耗。内部稳压器关闭，因此 VCORE 域断电。 PLL、MSI RC、HSI16 RC 和 HSE 晶体振荡器也被关闭。RTC 可以保持活动状态（带 RTC 的待机模式，不带 RTC 的待机模式）。欠压复位 (BOR) 在待机模式下始终保持有效。待机模式下每个 I/O 的状态可以通过软件选择：内部上拉、内部下拉或浮空的 I/O。进入待机模式后，除了备份域和待机电路中的寄存器外，SRAM1 和寄存器内容都将丢失。可选地。SRAM2 可以保持在待机模式，由低功耗稳压器供电（带 SRAM2 保持模式的待机）。当发生外部复位（NRST 引脚）、IWDG 复位、WKUP 引脚事件（可配置的上升沿或下降沿）或 RTC 事件（警报、周期性唤醒、时间戳、篡改）或检测到故障时，器件退出待机模式LSE（伦敦证券交易所上的 CSS）。唤醒后的系统时钟是 MSI 最高 8 MHz。
• 关机模式（Shutdown mode）： 关机模式可实现最低功耗。内部稳压器关闭，因此 VCORE 域断电。 PLL、HSI16、MSI、LSI 和 HSE 振荡器也被关闭。RTC 可以保持活动状态（带 RTC 的关机模式，不带 RTC 的关机模式）。BOR 在关断模式下不可用。此模式下无法监控电源电压，因此不支持切换到备用域。SRAM1、SRAM2 和寄存器内容丢失，备份域中的寄存器除外。当外部复位（NRST 引脚）、WKUP 引脚事件（可配置的上升沿或下降沿）或 RTC 事件（警报、周期性唤醒、时间戳、篡改）发生时，器件退出关断模式。唤醒后的系统时钟为 4 MHz 的 MSI。
十、VBAT 电池操作
VBAT 引脚允许从外部电池、外部超级电容器或在没有外部电池和外部超级电容器时从 VDD 为器件 VBAT 域供电。 VBAT 引脚为 RTC 提供 LSE 和备份寄存器。 VBAT 模式下提供三个防篡改检测引脚。当 VDD 不存在时，会自动激活 VBAT 操作。内置了一个内部 VBAT 电池充电电路，可以在 VDD 存在时激活。
注意：当微控制器由 VBAT 供电时，外部中断和 RTC 警报/事件不会使其退出 VBAT 操作。
十一、互连矩阵 （Interconnect matrix）
几个外围设备之间有直接连接。这允许外围设备之间的自主通信，从而节省 CPU 资源，从而节省电源消耗。此外，这些硬件连接允许快速且可预测的延迟。根据外设，这些互连可以在运行、睡眠、低功耗运行和睡眠、停止 0、停止 1 和停止 2 模式下运行。
十二、通用输入/输出 (GPIO)
每个 GPIO 引脚都可以通过软件配置为输出（推挽式或漏极开路）、输入（带或不带上拉或下拉）或外设复用功能.大多数 GPIO 引脚与数字或模拟替代功能共享。由于它们在 AHB2 总线上的映射，可以实现快速 I/O 切换。如果需要，可以按照特定顺序锁定 I/O 备用功能配置，以避免对 I/O 寄存器的虚假写入。
十三、直接内存访问控制器 (DMA)
该器件嵌入了 2 个 DMA。有关功能实现，请参阅下表。直接内存访问 (DMA) 用于在外设和内存之间以及内存到内存之间提供高速数据传输。 DMA 可以快速移动数据，无需任何 CPU 操作。这可以使 CPU 资源免费用于其他操作。两个 DMA 控制器共有 14 个通道，每个通道专用于管理来自一个或多个外设的内存访问请求。每个都有一个仲裁器，用于处理 DMA 请求之间的优先级。
DMA 支持：
• 14 个可独立配置的通道（请求）
• 每个通道都连接到专用硬件 DMA 请求，每个通道也支持软件触发。此配置由软件完成。
• 来自一个 DMA 通道的请求之间的优先级是软件可编程的（4 个级别，包括非常高、高、中、低）或硬件在相等的情况下（请求 1 优先于请求 2，等等）
• 独立的源和目标传输大小（字节、半字、字），模拟打包和拆包。源/目标地址必须与数据大小对齐。
• 支持循环缓冲区管理
• 3 个事件标志（DMA 半传输、DMA 传输完成和 DMA 传输错误）在每个通道的单个中断请求中进行逻辑或运算
• 内存到内存传输 •
外设到内存和内存-外设到外设和外设到外设的传输
• 访问闪存、SRAM、APB 和 AHB 外设作为源和目标
• 要传输的可编程数据数量：最多 65536。
十四、安全数字输入/输出和多媒体卡接口 (SDMMC)
卡主机接口 (SDMMC) 提供了 APB 外围总线和多媒体卡 (MMC)、SD 存储卡和 SDIO 卡之间的接口。SDMMC 功能包括：
• 完全符合 MultiMediaCard 系统规范版本 4.2。卡支持三种不同的数据总线模式：1 位（默认）、4 位和 8 位
• 与以前版本的 MultiMediaCard 完全兼容（向前兼容）
• 完全符合 SD 存储卡规范 2.0 版
• 完全符合 SD I /O 卡规范版本 2.0：卡支持两种不同的数据总线模式：1 位（默认）和 4 位 • 8 位模式的数据传输高达 48 MHz
• 具有 DMA 功能的数据读写
十五、串行线 JTAG 调试端口 (SWJ-DP)
Arm® SWJ-DP 接口是嵌入式的，是一个组合的 JTAG 和串行线调试端口，可以将串行线调试或 JTAG 探针连接到目标。仅使用 2 个引脚而不是 JTAG 所需的 5 个引脚执行调试（JTAG 引脚可以作为具有替代功能的 GPIO 重新使用）：JTAG TMS 和 TCK 引脚分别与 SWDIO 和 SWCLK 共享，并且在TMS 引脚用于在 JTAG-DP 和 SW-DP 之间切换。
扫一扫
2万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
