gpio pad的latch功能

在芯片中，有时可能出现GPIO的VDDIO有电，但VDDC(芯片的core电压）断电的情况，但是这种情况下，可能需要保留该PAD的状态。为了就需要对I,OEN,REN,RTYPE,IEN这些从core domain到IO domain的信号进行latch处理，latch的enable端也作为一个PAD的控制信号LE。

需要IO domain的信号和core domain同步时，LE=1。希望让IO domain的信号保持不变时，LE=0。考虑到LE也是从芯片内部来的信号，必须把它的产生放到芯片的always on domain中，以保证在任何情况下，只要芯片有电，LE就不会处于不定态x，现在的项目中使用的PAD，如果LE=x，则输出到IO domain的信号也会变成x。