硬件的加速设计方法

最新推荐文章于 2022-11-18 16:24:05 发布

weixin_41287916

最新推荐文章于 2022-11-18 16:24:05 发布

阅读量295

点赞数

分类专栏： verilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_41287916/article/details/104727272

版权

本文介绍了硬件设计中的加速方法，包括选择可综合的语法如always、if-else、case assign，强调使用完整的if-else和设置default避免优先级问题。讨论了面积与速度的权衡，提到了通过插入FF减少延迟。还涵盖了跨时钟域设计，如慢到快时钟的多采样检测和快到慢时钟的脉冲同步器。此外，文章探讨了多比特传输、格雷码消除亚稳态以及复位信号的设计考虑，包括同步和异步复位的优缺点。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1、always，if-else，case assign 可以被综合，其他的都不可以被综合。在这里插入图片描述

使用完整的if else
case设置default；三个条件如果不互斥，则会存在优先级，用parallel_case来解决

在这里插入图片描述

在这里插入图片描述

A 在这里插入图片描述

把延迟大的放在后面。单是需要兼顾前面的条件，在判断延迟大的条件的同时综合判断其他的。

在这里插入图片描述

在这里插入图片描述

面积和速度是一对矛盾体。

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

插入FF的方法，可以让过模块的延迟减少。

在这里插入图片描述

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。