《手把手教你设计cpu_RISC-V处理器》11章笔记

最新推荐文章于 2024-11-25 16:17:02 发布
最新推荐文章于 2024-11-25 16:17:02 发布
阅读量1.4k 收藏 6
点赞数 1
分类专栏： RISC-V学习笔记 文章标签： 嵌入式 risc 储存器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41650348/article/details/108515096
版权

11章 哈佛还是比亚迪（存储器）

​ write by ChiHuiXuan

主要内容：处理器架构（蜂鸟处理器等）
介绍蜂鸟E200处理器核存储器子系统的微架构和源码分析

11.1 存储器架构

11.1.1 无缓存（cache）

  • 缓存
    • 缓存的一些基础知识
    • 低功耗处理器不配备缓存的原因

      • 无法保证实时性

        由于缓存的容量是有限的，因此访问缓存存在着相当大的不确定性。一旦缓存不命中，则需要从外部的存储器中存取数据，造成较长的延迟
因此更加倾向于使用延迟确定的ITCM或者DTCM

      • 软件规模较小

        ITCM/DTCM便可以满足其需求

      • 面积功耗大

11.1.2 处理器一定要有存储器

虽然处理器不一定需要缓存，但是处理器是一定需要存储器的。

  • 冯诺依曼结构（普林斯顿结构）

  • 指令和数据合并

    • 在这里插入图片描述

  • 哈佛结构

    • 指令和数据分开存储
    • 在这里插入图片描述

  • 两种结构的界限变得模糊

    • 从软件的角度来，系统往往只有一套地址空间，因此这符合冯·诺依曼体系结构的准则。
    • 从硬件实现的角，现代处理器配备指令和数据存储器，因此符合哈佛结构。
    • 冯·诺依曼结构和哈佛结构并不是一种非此即彼的选择。

11.1.3 ITCM 和 DTCM

  • ITCM 和 DTCM比cache更适合嵌入式低功耗处理器。
    • 能够保证实时性
    • 能够满足软件需求
    • 面积功耗小

11.2 risc-v 对于访存指令的简化

1
最低0.47元/天 解锁文章
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2775
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
如何快速取指令？
Leo ICer的博客
01-30 2004
为了能够以更快的速度从存储器中取出指令，首先要保证存储器的读延时足够小。不同存储器类型有不同的延迟，片外的DDR存储器或闪存可能需要几十个时钟周期的延迟，片上SRAM也可能需要几个时钟周期的延迟。 为了能够使处理器核以最快的速度取值，通常使用指令紧耦合存储器（Instruction Tightly Coupled Memory，ITCM）和指令缓存（Instruction Cache）。 指令紧耦合存储器是指配置一段较小容量（一般几兆字节）的存储器（通常使用SRAM），用于存储指令，且在物理上离处理器
手把手教你设计CPU RISC-V处理器设计
sfp_801的专栏
03-14 1833
RISC-V处理器设计
RISC-V设计：初步认识CPU与RISC-V
最新发布
weixin_67601118的博客
11-25 615
CPU，即中央处理器单元，常简称为“处理器”，最早诞生于1953年（IBM 701）。Core（处理器核）指处理器内部核心部分，CPU（处理器）指完整的SoC，后者包含Core、存储器、其他设备。RISC-V架构主要由美国加州大学伯克利分校相关研究人员于2010年发明。它的名字里，“V”表示这是伯克利设计的第五代ISA，同时有变化（Variation）与向量（Vectors）的意思。RISC-V基金会网站上可以免费下载RISC-V的架构文档、编译器等软件工具链。我目前还没有试过下载，先放个不用翻墙的网址。
如何提高处理器取指的速度
xingzhe22222的博客
07-20 786
    为了能够使得处理器以最快的速度取指，通常使用ITCM和I-Cache的方法。 （1）ITCM(Instrction Tightly Coupled Memory)     指令紧耦合存储器，是指配置一段较小容量（一般几十KB）的存储器（通常使用SRAM），用于存储指令，且在物理上里处理器核很近，专属于处理器核，能够取得很小的访问延迟（通常一个时钟周期），可以保证系统的实时性。ITCM的...
2024年物联网嵌入式最新《手把手教你设计cpu_RISC-V处理器》11章笔记_riscv 蜂鸟 cache，4面字节跳动拿到Offer
2401_85013004的博客
05-14 989
ITCM 用数据宽度为 64 位能够取得更低的功耗消耗。
手把手教你设计CPU-1
nerohero的博客
08-11 2159
ISA众生相 1、x86架构 2、SPARC架构 3、MIPS 4、Power 5、Alpha 6、ARM 7、ARC 8、Andes 9、C-Sky 出了x86都是RISC RISC-V有2条无条件跳转指令 跳转链接 （Jump and Link）指令一一jal 指令可用于进行子程序调用，同时将子程序返回地址 存在链接寄存器（ Link Register，由某一个通用整数寄存器担任〉中 。 跳转链接寄存器 （Jump and Link-Register ） 指令一jalr 指令能够用于子程序返回指令，通过
教ni设计CPU—RISC-V处理器篇.zip
08-08
《手把手教你设计CPU——RISC-V处理器篇》这本书很可能涵盖了以下内容： - RISC-V指令集的详细解析，包括每个指令的功能、格式和使用场景。 - RISC-V处理器的基本架构，如五级流水线、超标量设计、乱序执行等。 - ...
手把手教你设计CPU-RISC-V处理器篇
09-23
第 一部分 CPU与RISC-V综述 第 1章 一文读懂CPU之三生三世 2 1.1　眼看他起高楼，眼看他宴宾客，眼看他楼塌了——CPU众生相 3 1.3　人生已是如此艰难，你又何必拆穿——CPU从业者的无奈 17 1.4　无敌是多么寂寞——...
[RISC-V学习]《手把手教你设计CPU——RISC-V处理器》笔记（一）2021/11/10
qq_41876038的博客
11-11 4858
我要开始研究RISC-V了，从0开始学起。如果你想快速读这本书，快速汲取其中的精华，就看我的读书笔记叭！ 第一部分 CPU与RISC-V综述 该部分将介绍CPU的一些基础背景知识、RISC-V架构的诞生和特点。 第1章 一文读懂CPU之三生三世 主要介绍CPU的基础知识、指令集架构的历史、国产CPU的发展现状及原因、CPU的应用领域、各领域的主流架构、RISC-V的诞生背景等。 1.1 CPU概述 区分“处理器”和“处理器核”，“CPU”和“Core” “处理器核”/“Core”：处理器内部最
RISC-V学习资料：《手把手教你设计CPU——RISC-V处理器》
热门推荐
阿群的笔记(同步备份自简书)
12-05 1万+
《手把手教你设计CPU——RISC-V处理器》 单击此处样章试读 作者：胡振波 出版社： 人民邮电出版社 ISBN：9787115480521 版次：1 商品编码：12360850 包装：平装 开本：16开 出版时间：2018-05-01 http://item.jd.com/12360850.html?dist=jd?dist=jd ...
E203 RISC-V 仿真 demo_gpio
08-16
实现了RISV-V开源E203的ubutnu的C语言demo_gpio编译，并转换成二进制机器码，烧写到硬件仿真环境的ITCM中实现GPIO翻转仿真。 文档的目的在于测试搭建C工程编译环境和EDA硬件仿真环境。
RISC-V峰鸟E200源码.zip
08-12
RISC-V峰鸟E200源码
蜂鸟E200系列处理器SOC核开发教程
11-01
蜂鸟E200系列处理器SOC核是国内第一个开源的riscv指令集的soc处理器，对于入门开发riscv处理器，具有很好的借鉴作用
设计CPU保姆级教学——RISC-V处理器篇
Study9519的博客
08-08 538
RISC-V处理器设计
RISC-V处理器设计入门指北 视频笔记
yichen4265的博客
03-22 1810
RISC-V是哈佛结构的处理器，指令存储和数据存储是分开的有两个memory 指令存储器and数据存储器RV32\64 代表他是32位或64位的指令集 IEM等字母代表模块。
RISC-V学习笔记【配套SoC简介】
qq_40500005的博客
06-12 2308
蜂鸟E203的配套SoC设计 该SoC可以在蜂鸟e200的开源库中的/rtl/e203/soc目录下找到，目录下的文件是整个蜂鸟e203的顶层文件，外设相关verilog代码在perips目录下，时钟、总线和其他内容在subsys目录下 基于Freedom E310 SoC进行二次开发 系统的SoC设计如下图所示 本文仅简单介绍E203的外设资源和大致的配置方法，详细的寄存器功能请翻阅官方文档或书籍 存储资源 ITCM指令紧耦合存储器：RISC-V处理器内核私有指令存储器 有以下特性 大小、地址区间
蜂鸟E200 RISC-V CPU：（一）取指
qq_43365647的博客
12-18 4680
【取指过程】 【概述】 画圈的是有关取值的两个重要模块 IFU：Instruction Fetch Unit 取指单元 ITCM：紧耦合存储器，指配置一段较小容量（几十KB）的存储器（通常是静态存储器），用来存储指令，在物理上离处理器核很近而专属于处理器核。优点是实现非常简单，容易理解，且能保证实时性。 【IFU】 源代码的Hierarchy如下： 示意图： E200处理器采用两级流水线，取...
谁说国内无RISC-V开源核——您还不知蜂鸟E200？
一个早起的程序员
12-08 3199
1 开源RISC-V挑花眼了？ 自从RISC-V架构诞生以来，在全世界范围内已经出现了数十个版本的RISC-V架构处理器，有的是开源免费的，有的是商业公司私有开发用于内部项目的，还有的是商业IP公司开发的RISC-V处理器IP。 由于RISC-V的开源版本太多，使得学习或者准备使用RISC-V的用户有一种乱花渐欲迷人眼的感觉。选择多了，真是挑花眼，反而不知从何下手了。 2 谁说国内没有RISC-V开源核？由于众多RISC-V版本中基本上看不到国内版本的身影，有说法称国内没有RISC-V的贡献者和开源核
手把手教你设计cpu——risc-v处理器
06-28
### 回答1： 很高兴听到您对RISC-V处理器的设计感兴趣。以下是一些基本步骤，可以帮助您开始设计自己的RISC-V处理器： 1. 确定处理器的需求和规格：在设计处理器之前，您需要确定处理器的需求和规格。这包括处理器的性能、功耗、指令集等方面。 2. 学习RISC-V指令集架构：RISC-V是一种开放的指令集架构，您需要学习它的指令集和编码方式。您可以在RISC-V官方网站上找到相关的文档和教程。 3. 设计处理器的微架构：微架构是处理器的实现细节，包括指令流水线、寄存器文件、ALU等。您需要设计一个合适的微架构来实现RISC-V指令集。 4. 编写Verilog代码：Verilog是一种硬件描述语言，您需要使用Verilog编写处理器的代码。您可以使用Verilog模拟器来验证您的代码是否正确。 5. 进行综合和布局布线：综合是将Verilog代码转换为门级电路的过程，布局布线是将门级电路布置在芯片上的过程。您可以使用EDA工具来完成这些步骤。 6. 进行仿真和验证：最后，您需要对处理器进行仿真和验证，以确保它能够正确地执行RISC-V指令集。 希望这些步骤可以帮助您开始设计自己的RISC-V处理器。祝您好运！ ### 回答2： 随着计算机技术的不断发展，处理器作为计算机的中央处理单元，一直处于不断更新和迭代的状态。在这个过程中，越来越多的人开始将目光投向自己动手设计处理器的领域，以提高对计算机结构的理解和掌握能力。而RISC-V处理器则成为了越来越受欢迎的处理器设计体系结构之一。下面，我们就来手把手教你设计RISC-V处理器。 首先，需要了解RISC-V处理器的体系结构和指令集，掌握其特点，以便更好地进行设计。RISC-V架构采用精简指令集（Reduced Instruction Set Computing，RISC）的思想，指令集清晰简单，易于扩展和实现，同时提供了不同的指令长度和地址宽度，满足多种应用场景的需求。 其次，需要明确设计RISC-V处理器的目的和需求。例如，设计一款高性能处理器，需要考虑运算速度、处理带宽、低功耗等方面的需求，而设计一款嵌入式处理器，则需要考虑尺寸、功耗、集成度等方面的需求。在确定需求后，可以选择适合的设计方法和实现方式。 接着，需要进行设计和仿真。采用硬件描述语言（如Verilog或VHDL）进行设计，利用仿真软件进行仿真调试，逐步完善处理器的各项功能。需要注意的是，设计时需要清晰明确每一阶段的功能和相应的接口，保证设计的可扩展性。 最后，进行硬件实现和验证。将设计好的RTL电路转换为FPGA或ASIC中的物理实现，进行性能测试和功能验证，发布仿真测试结果和设计文档，确保设计能够满足预期的性能和功能要求，并能够进一步优化和升级。 在以上步骤中，需要掌握的知识包括计算机体系结构、数字电路设计、硬件描述语言的使用等。需要长期的学习和实践，才能够熟练掌握处理器设计的各个环节，并能够设计出具备高性能、低功耗、灵活可扩展等特点的处理器。 ### 回答3： RISC-V是一个由加州大学伯克利分校推出的开源指令集架构，它的设计理念是简化指令集，更加注重可扩展性、可定制性和易于实现。设计RISC-V处理器需要了解计算机体系结构以及数字电路原理，下面将手把手教你设计CPU。 第一步，需要确定处理器的架构。RISC-V处理器一般采用五级流水线结构，包括取指、译码、执行、访存和写回。在这个流水线结构中，每个阶段都有对应的功能，可以保证指令的按序执行。 第二步，需要确定指令集架构。RISC-V有基础指令集和标准扩展指令集，需要根据使用需求选择相应的扩展指令集并实现相应的操作。 第三步，需要进行处理器的逻辑设计。包括指令寄存器（IR）、程序计数器（PC）、指令存储器（IM）、寄存器堆、ALU（算数逻辑单元）、数据存储器（DM）等，这些模块通过总线相互连接构成处理器的基本结构。 第四步，需要进行数字电路的设计。处理器逻辑的实现需要用到器件和电路，需要根据设计的结构和功能实现相应的数字电路。 第五步，进行验证和调试。在设计完成后，需要进行仿真验证和调试工作，以保证设计的正确性和稳定性。 总的来说，设计RISC-V处理器需要掌握计算机体系结构、数字电路原理和基础编程知识，需要进行详细、全面的规划和设计。设计过程中需要不断地验证和调整，确保设计的正确性和稳定性，最终完成一个高质量且符合需求的处理器设计。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值