学习笔记——STM32摄像头OV7725（二）

AL422B及摄像头驱动原理

一、AL422B简介

STM32F4 系列的控制器主频高、一般会扩展外部 SRAM、SDRAM 等存储器，且具有
DCMI 外设，可以直接根据 VGA 时序接收并存储摄像头输出的图像数据；而 STM32F1 系列的控制器一般主频较低、为节省成本可能不扩展 SRAM 存储器，而且不具 DCMI 外设，难以直接接收和存储 OV7725 图像传感器输出的数据。

为了针对上述问题，OV7725添加了一个型号为AL422B的FIFO，英文全称为：First in first out。用于缓冲数据，AL422B的本质是一种RAM存储器，容量大小为393216字节，支持同时写入和读取。

这就是FIFO的原理图了：

以下是它的引脚功能图：

DI[0:7]	数据输入引脚
WCK	数据输入同步时钟
/WE	写使能信号，低电平有效
/WRST	写指针复位信号，低电平有效
DO[0:7]	数据输出引脚
RCK	数据输出同步时钟
/RE	读使能信号，低电平有效
/RRST	读指针复位信号，低电平有效
/OE	数据输出使能，低电平有效
TST	测试引脚，实际使用时设置成低电平

1、写时序

在写时序中，当 WE 管脚为低电平时，FIFO 写入处于使能状态，随着读时钟 WCK 的运转， DI[0:7]表示的数据将会就会按地址递增的方式存入 FIFO；当 WE 管脚为高电平时，关闭输入，DI[0:7]的数据不会被写入 FIFO。 在控制写入数据时，一般会先控制写指针作一个复位操作：把 WRST 设置为低电平，写指针会复位到 FIFO 的 0 地址，然后 FIFO 接收到的数据会从该地址开始按自增的方式写入。

2、读时序

FIFO 的读时序类似，不过读使能由两个引脚共同控制，即 OE 和 RE 引脚均为低电平时，输出处于使能状态，随着读时钟 RCK 的运转，在数据输出管脚 DO[0:7]就会按地址递增的方式输出数据。类似地，在控制读出数据时，一般会先控制读指针作一个复位操作：把 RRST 设置为低电平，读指针会复位到 FIFO 的 0 地址，然后 FIFO 数据从该地址开始按自增的方式输出。

二、摄像头的驱动原理
OV7725中包含有FIFO，所以外部控制器驱动摄像头时，需要协调好FIFIO与OV7725之间的关系。

摄像头引出的接口包含了 OV7725 传感器及 FIFO 的混合引脚，外部的控制器使用这些引脚即可驱动摄像头。如下图：

1、摄像头的引出接口
（1）与 OV7725 传感器像素输出相关的 PCLK 和 D[0:7]并没有引出，因为这些引脚被连接到了 FIFO 的输入部分，OV7725 的像 素输出时序与 FIFO 的写入数据时序是一致的，所以在 OV7725 时钟 PCLK 的驱动下，它输出的数据会一个字节一个字节地被 FIFO 接收并存储起来。
（2）其中最为特殊的是 WEN 引脚，它与 OV7725 的 HREF 连接到一个与非门的输入，与非门的输出连接到 FIFO 的 WE 引脚，因此，当 WEN 与 HREF 均为高电平时，FIFO 的 WE为低电平，此时允许 OV7725 向 FIFO 写入数据。
(3)外部控制器通过控制 WEN 引脚，可防止 OV7725 覆盖了还未被控制器读出的旧 FIFO数据。另外，在 OV7725 输出时序中，只有当 HREF 为高电平时，PCLK 驱动下 D[0:7]线表示的才是有效像素数据，因此，利用 HREF 控制 FIFO 的 WE 可以确保只有有效数据才被写入到 FIFO 中。

2、配合摄像头的原理图，以及OV7725、FIFO的时序，可以总结出摄像头菜鸡数据的过程如下：
（1）利用 SIO_C、SIO_D 引脚通过 SCCB 协议向 OV7725 的寄存器写入初始化配置；

（2）初始化完成后，OV7725 传感器会使用 VGA 时序输出图像数据，它的 VSYNC 会首先输出帧有效信号（低电平跳变），当外部的控制器（如 STM32）检测到该信 号时，把 WEN 引脚设置为高电平，并且使用 WRST 引脚复位 FIFO 的写指针到 0 地址；

（3）随着 OV7725 继续按 VGA 时序输出图像数据，它在传输每行有效数据时， HREF引脚都会持续输出高电平，由于 WEN 和 HREF 同时为高电平输入至与非门，使 得其连接到 FIFO WE 引脚的输出为低电平，允许向 FIFO 写入数据，所以在这期
间，OV7725 通过它的 PCLK 和 D[0:7]信号线把图像数据存储到 FIFO 中，由于前
面复位了写指针，所以图像数据是从 FIFO 的 0 地址开始记录的；

（4）各行图像数据持续传输至 FIFO，受 HREF 控制的 WE 引脚确保了写入到 FIFO 中的都是有效的图像数据，OV7725 输出完一帧数据时，VSYNC 会再次输出帧有效
信号，表示一帧图像已输出完成；

（5）控制器检测到上述 VSYNC 信号后，可知 FIFO 中已存储好一帧图像数据，这时控制 WEN 引脚为低电平，使得 FIFO 禁止写入，防止 OV7725 持续输出的下一帧数据覆盖当前 FIFO 数据；

（6）控制器使用 RRST 复位读指针到 FIFO 的 0 地址，然后通过 FIFO 的 RCLK 和
DO[0:7]引脚，从 0 地址开始把 FIFO 缓存的整帧图像数据读取出来。在这期间，
OV7725 是持续输出它采集到的图像数据的，但由于禁止写入 FIFO，这些数据被
丢弃了；

（7）控制器使用 WRST 复位写指针到 FIFO 的 0 地址，然后等待新的 VSYNC 有效信号到来，检测到后把 WEN 引脚设置为高电平，恢复 OV7725 向 FIFO 的写入权限，OV7725 输出的新一帧图像数据会被写入到 FIFO 的 0 地址中，重复上述过程。

在使用本摄像头时，使用开发板的液晶屏，把 OV7725 配置为 240320 分辨率（QVGA），RGB565 格式，那么 OV7725 输出一帧的图像大小为 2403202=153600 字 节，而本摄像头采用的 FIFO 型号 AL422B 容量为 393216 字节，最多可以缓存 2 帧这样的图像，通过这样的方式，STM32 无需直接处理 OV7725 高速输出的数据。但是，如果配置OV7725 为 480640 分辨率时，其一帧图像大小为 4806402=614400 字节，FIFO 的容量不足以直接存储一帧这样的图像，因此，当 OV7725 往 FIFO 写数据的时候，STM32 端要同时读取数据，确保在 OV7725 覆盖旧数据的之前，STM32 端已经把这部分数据读取出来了。