ddr4spec-dram寻址

最新推荐文章于 2024-08-07 17:15:23 发布
最新推荐文章于 2024-08-07 17:15:23 发布
阅读量430 收藏 1
点赞数
分类专栏： BIOS相关 文章标签： sdram
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41888877/article/details/109313255
版权

Ddr4 spec中有dram颗粒的寻址信息，但有些地方写的并不清楚，以2Gb容量的内存颗粒为例
在这里插入图片描述
Configration一行的含义
512Mb x4:4BG x 4BA x 215RA x 210CA =512Mb 个存储单元，每个存储单元是4bit
256Mb x8: 4BG x 4BA x 214RA x 210CA =256Mb个存储单元，每个存储单元是8bit
128Mb x16: 2BG x 4BA x 214RA x 210CA =128Mb个存储单元，每个存储单元是16bit

Page size一行的含义
对于x4位宽的dram颗粒，512B = 2^column number *位宽 / 8bit = 210 *4/8=29B
对于x8位宽的dram颗粒，1KB = 210*8/8=210B
对于x16位宽的dram颗粒，2B = 210*16/8=211B

有问题请指正

鲨鱼辣椒面儿
关注
专栏目录
[DDR5]DDR5 SDRAM 状态图 和 基本功能
串起点滴
05-25 307
DDR5 SDRAM的读写操作以突发（burst mode）为导向，从选定的位置开始，并按照编程顺序进行16个突发长度或8个“切片”突发长度的操作。从ACTIVATE命令开始，然后是读取或写入命令。
Micron_DDR4_Spec
11-27
Micron的SPEC比Jedec的更详细，有些Jedec里面是TBD的在Micron里都能找到。能更好的进行设计知道。
DDR4_Samsung_Spec
07-21
x16 only_8G_C_DDR4_Samsung_Spec_Rev1.5_Apr.17.pdf DDR4_Product_guide_May.18.pdf 8G_C_DDR4_Samsung_Spec_Rev1.31_Apr.17.pdf 三星内存相关资料，设计标准，颗粒规格等资料
DDR寻址原理（浅显易懂）
最新发布
weixin_43199439的博客
08-07 1245
准备阶段DDR4内存模块的控制信号由内存控制器发出，包括命令、地址、时钟等信号。DDR4的操作通常在时钟信号的上升沿和下降沿进行。读操作流程命令阶段控制器通过控制信号向DDR4内存发送“读”命令。同时，控制器将目标地址（行地址和列地址）发送到DDR4内存。行地址选取DDR4首先接收行地址，并使用此地址在内存中选择对应的行（Row）。该行地址的选择会使能行地址选择信号（RAS）。行激活一旦行地址有效，DDR4会激活指定的行（行激活信号，RAS高）。
JEDEC-DDR4 Spec PDF
01-20
JEDEC-DDR4 Spec PDF
JESD79_4 DDR4 Spec.pdf
05-24
DDR and JESD79_4 design and reference spec using DDR 。
DDR4_SODIMM_SPEC.pdf
08-25
该文档为DDR4 SODIMM设计规范要求，可用于笔记本DDR4 SODIMM条的设计参考。规范中包含了DDR4 SODIMM条的信号定义、电气参数、尺寸规范等信息
DDR-SDRAM技术原理总结
ctbinzi的专栏
06-14 3284
DDR SDRAM 全称： Double Date Rate Synchronous Dynamic Random Access Memory先说RAM（Random Access Memory），字面意思：随机访问存储器，其特点是可任意访问一个内存地址，其访问时间是一样的（相对于RAM出现之前的卡带和硬盘）。进一步DRAM（Dynamic Random Access Memory），与其相对应的是SRAM（Staic Random Access Memory），两者区别在于物理结构不一样，SRAM使用4-
DDR4 UDIM Design specification
08-10
DDR4 UDIMM（Unbuffered Dual Inline Memory Module）设计规范是针对特定类型内存模块的技术标准，本文将详细解读该规范中涉及的关键知识点。 DDR4是第四代双倍数据速率同步动态随机存取内存（Double Data Rate ...
内存管理之DDR概念理解
热门推荐
And乔的博客
07-29 1万+
内存概念整理 物理内存 内存概念 所谓内存，是指计算机在运行时，需要使用的数据的存放介质； - 数据读写速度快； - 断电数据消失，通过一定频率的电流刷新维持内部状态，断电后状态会恢复初始，即数据消失； - 价格相对于nand、emmc等闪存比较贵； 根据上述特性，在计算机系统中，该部分被用做运行内存，即上电后将数据从存储介质中拷贝到运行内存，提供给到CPU使用； 最小系统：CPU、DDR、EMMC为计算机的三个核心部件，即计算机要运行起来，必须依赖上述核心部件； 发展演变 Random-Access Me
DDR4 SPEC/SPD/Pin 定义
11-16
分别为DDR4的 官方最新SPEC，最新SPD信息，以及DDR4 Pin定义信息，如果从jedec下载是要收费的
DDR4 SPD SPEC
05-08
DDR4 SPD 详细定义，目前百度都很难搜索的到。
JESD79_4 DDR4 Spec.zip
06-05
JEDEC DDR4 SPD SPEC 规格书 JESD79-4 DDR4 SDRAM.pdf
JESD79-4 JEDEC DDR4 SDRAM Spec.
04-08
JEDEC DDR4 SDRAM IC Standard
黑猫带你学NandFlash第6篇：NAND寻址（行列地址和block/page/LUN之间的关系）
黑猫奥利奥的博客
11-05 1039
稍微了解一点nand的朋友都知道，nand是由一个一个MOSFET（cell）组成，形成一个阵列结构，同时为了方便管理nand的这些cell，划分了lun、block、page等区域。下面两张图相信大家都是有见过的。个人认为，只要搞清楚上述讲解的几个周期的含义，就一定能搞懂行列地址和block、page、LUN之间的公式，反而这些公式让人不知所云。首先发送的是列地址，其次发送的是行地址。注意，SLC和TLC的寻址方式还不一样：TLC的page address是12bit的，SLC的是10bit的。
IT英语4-计算机英语缩写术语
weixin_30394633的博客
04-20 7808
IT英语4-计算机英语缩写术语 1、CPU3DNow!（3D no waiting，无须等待的3D处理）AAM（AMD Analyst Meeting，AMD分析家会议）ABP（Advanced Branch Prediction，高级分支预测）ACG（Aggressive Clock Gating，主动时钟选择）AIS（Alternate Instruction Set，交...
DDR4 Spec 第四章 4.1-4.3
up up up!
01-15 1993
DDR4 Spec 第四章 4.1-4.3
ddr4 nvdimm-p bus protocol
05-16
DDR4 NVDIMM-P总线协议是一种新型的内存技术，它是基于DDR4和NVDIMM技术的结合而成。DDR4 NVDIMM-P总线协议最主要的优点是能够提高数据传输速度，同时实现数据持久化功能。 DDR4 NVDIMM-P总线协议与传统的DDR4内存...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值