FPGA

对于DDR3 芯片控制的理解

常用的管脚

DQ 数据线信号
DQS 数据选通信号,可以理解为data 读、写的flag信号,来指示何时开始一个数 据周期的读写。
DM 数据掩码,每一位代表一个字节,某位置0时表示对应的字节是有效的,置1时表示对应的字节数据不写入DDR3或者读出后在“掩码逻辑单元”进行处理,丢弃掉数据。

一些参数的缩写

RAS 行地址选通信号
CAS 列地址选通信号
RP BANK重新充电时间

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值