[ARM异常]-armv8-aarch64下当中断来时自动触发的硬件行为

已于 2023-03-02 11:42:43 修改
阅读量1.4k 收藏 4
点赞数
分类专栏： ARM 文章标签： 异常 armv8 中断
于 2021-01-11 17:45:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42135087/article/details/112480540
版权
ARM 专栏收录该内容
273 篇文章 421 订阅
订阅专栏

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

在这里插入图片描述

1、armv8-aarch64下当中断来时自动触发的硬件行为

在这里插入图片描述在这里插入图片描述

1、将PSTATE保存到SPSR_ELx中;
2、将return地址保存到ELR_ELx中;
3、将PSTATE.{D,A,I,F}全部置为1
4、如果是同步异常或SError,在更新ESR_ELx异常特征寄存器
5、跳转到异常向量表
6、sp选择目标异常级别的sp_elx

《Armv8/armv9架构入门指南》-【第十章】- AArch64异常处理
baron-周贺贺-代码改变世界ctw
05-07 627
10 AArch64异常处理 严格来说，中断是说软件执行流程的东西，但是，在arm术语中，统称为异常。异常是需要特权软件（异常处理程序）执行某些操作以确保系统顺利运行的条件或系统事件。每种异常类型都有一个异常处理程序。一旦处理完异常，特权软件就会让内核准备好恢复它在处理异常之前所做的任何事情。 下面介绍了几种异常： Interrupt： 一般有两种，分为irq 和 fiq。fiq的优先级高于IRQ，这两种异常通常都与内核上的输入引脚相关。假设中断未被禁用，外部硬件断言了一个中断请求并在当前指令完成执行时触发
20-armv8/armv9中断系列详解-硬件基础篇
baron-周贺贺-代码改变世界ctw
04-21 1568
armv8, armv9, gic,gicv2,gicv3,异常, 中断，irq,fiq,serror,sync，同步异常，异步异常，向量表，向量表基地址，VBAR，vbar_el3，中断嵌套，中断级联，Linux Kernel，optee,ATF,TF-A,optee,hypervisor, SPM
[ARM异常]-异常进入和异常退出时的arm core的硬件自动的行为
baron-周贺贺-代码改变世界ctw
12-04 1214
IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
[ARM异常]-ARMV8-aarch64异常和中断处理概念详细介绍
baron-周贺贺-代码改变世界ctw
10-12 5217
文章目录1、异常和中断的概念2、异常产生的方法：(1)、Abort ：(2)、Reset(3)、同步异常(4)、异步异常（中断） 1、异常和中断的概念 (AArch64 Exception and Interrupt Handling) 异常是指需要特权软件(an exception handler))采取某些操作,以确保系统的平稳运行 中断有时用作异常的同义词。但是对于ARM的术语来说，中断是异步异常，只是异常的一种; 异常是一个事件(而不是分支或跳转指令)导致指令的正常顺序执行被修改。 一个中断是一个异
ARMv8 Cortex-a 编程向导手册学习_7.AArch64 异常处理
尝尝你工人爷爷的铁拳
12-12 892
AArch64 异常处理
[register]-ARM64重要寄存器介绍
baron-周贺贺-代码改变世界ctw
06-29 1万+
PSTATE(process state)是一些状态位. 一些位仅在aarch32 state下使用、一些位仅在aarch64 state下使用、一些位可以同时在aarch32/aarch64 state下使用; 1、PSTATE aarch64的读写 在aarch64中，只能可以通过MSR/MRS指令访问特殊寄存器(special-purpose)的方式读写这些位. 除了这些特殊寄存器中表示的位，PSTATE的其它位都是不能访问的. （1）、 这些特殊的寄存器包含 : NZCV、DAIF、CurrentE
【ARMv8基础篇】异常分类以及异常处理机制
Muggle的博客
05-05 4489
​ 🌟🌟🌟博主主页：MuggleZero🌟🌟🌟 《ARMv8架构初学者笔记》专栏地址：《ARMv8架构初学者笔记》 在ARM64中，除了中止、复位和软件异常外，中断也是属于异常的一种。下面我们就来了解一下异常种类、异常处理和ARMv8的异常向量表。 ​
learn-the-architecture-aarch64-exception-model-102412-0103-01
最新发布
06-16
AArch64是ARMv8架构的一个重要组成部分，它为64位计算提供了高效且强大的支持。本文档将深入探讨AArch64异常模型的关键概念、处理流程以及相关机制。通过学习这些内容，读者可以更好地理解在AArch64架构下的软件开发...
ARM V8 程序指南—— 第十章 AArch64 异常处理（翻译）
qaunmhh的博客
05-05 1972
第十章 AArch64 异常处理 严格来说，中断是说软件执行流程的东西，但是，在arm术语中，统称为异常。异常是需要特权软件（异常处理程序）执行某些操作以确保系统顺利运行的条件或系统事件。每种异常类型都有一个异常处理程序。一旦处理完异常，特权软件就会让内核准备好恢复它在处理异常之前所做的任何事情。 下面介绍了几种异常： Interrupt： 一般有两种，分为irq 和 fiq。fiq的优先级高于IRQ，这两种异常通常都与内核上的输入引脚相关。假设中断未被禁用，外部硬件断言了一个中断请求并在当前指令完成执行时
【ARMv8/v9 异常模型入门及渐进5 - ARM64 IRQ 异常处理流程】
CodingCos的博客
12-06 1641
从 Linux 的角度来看，相当于是一个外设，因而其对GIC的功能实现是放在"第一级的中断处理完成后，就是遍历 IRQ 线上的链表，依次执行通过前面讲的。不同的控制，那就不得不说下对 ** IRQ 的描述**，IRQ 是由。，那 CPU 收到中断后，软件单凭中断号是分不清这个中断到底是从哪个。)，指向系统实际的中断控制器所使用的控制方法的函数指针构成。全局的虚拟中断号的机制，而接下来要介绍的。这里需要判断是不是自己的设备产生的中断，中的一项，然后执行该 irq 号注册的。
ARM寄存器
bytxl的专栏
10-30 2752
一、ARM工作状态下的寄存器组织 ARM微处理器共有37个32位寄存器，其中31个为通用寄存器，6个位状态寄存器。但是这些寄存器不能被同时访问，具体哪些寄存器是可以访问的，取决ARM处理器的工作状态及具体的运行模式。但在任何时候，通用寄存器R14~R0、程序计数器PC（即R15）、一个状态寄存器都是可访问的。 通用寄存器 通用寄存器包括R0~R15,可以分为3类: (1)未分组寄存
ARMv8-A编程指导之异常处理
flyingnosky的专栏
10-10 3796
ARMv8-A异常处理
ARM V8 特殊寄存器之SPSR、ELR和SP
lkq19941204的博客
10-26 1933
ELR (exception link register) 保存exception返回地址;SPSR (saved processor state register) 执行exception前保存当前的processor state。
[trustzone]-ARMV8的aarch64和aarch32环境下ELx级别的理解
baron-周贺贺-代码改变世界ctw
07-07 4095
从ARM官方文档，可以看出在aarch64和aarch32环境下，有不同的硬件框图。在aarch32下，没有EL1, monitor也是跑在secure EL1中的. 那么如果monitor跑64位，secureos跑32位又是怎样的情况呢？ 其实很好理解： 如果secureos和monitor都是64位，secureos跑在el1, monitor跑在el3; 如果secureos和monitor都是32位，secureos和monitor都跑在EL3（secureos在svc模式、monitor在
ARMv8 异常处理简介
M120674的专栏
11-18 784
内核稳定性问题复杂多样，最常见的莫过于“kernel panic”，意为“内核恐慌，不知所措”。这种情况下系统自然无法正常运转，只能自我结束生命，留下死亡信息。诸如： “Unable to handle kernel XXX at virtual address XXX” “undefined instruction XXX” “Bad mode in Error handler detected on CPUX, code 0xbe000011 -- SError” ...... 这些死亡信息是
ARM MTE简介
内核工匠
11-26 9054
一、MTE 介绍（Memory_Tagging_Extension）MTE是ARM新架构（ARM V8.5 引入）的一个特性，它通过给分配的内存打标记（tag），追踪最常见的非法内存操作...
ARMv8 异常处理源码入口
沉思
09-24 4362
1、Data abort  先看64位： 分析 kernel/arch/arm64/kernel/entry.S 文件， 查到C函数入口 => do_mem_abort 其中：x0 /x1 /x2 作为传入参数寄存器， x0 x1 x2 1 2 3 4 5 6 7 8 9 10
ARM64架构的寄存器
热门推荐
TNT的博客
04-09 1万+
ARM64提供了31个通用寄存器，其用途如下表： x0~x7：传递子程序的参数和返回值，使用时不需要保存，多余的参数用堆栈传递，64位的返回结果保存在x0中。 x8：用于保存子程序的返回地址，使用时不需要保存。 x9~x15：临时寄存器，也叫可变寄存器，子程序使用时不需要保存。 x16~x17：子程序内部调用寄存器（IPx），使用时不需要保存，尽量不要使用。 x18：平台寄存器，它的使用与平台相...
ARMv8异常模型与路径规划：AArch32/AArch64异常类型解析
"这篇文档详细介绍了ARMv8架构中的异常处理机制，特别是针对AArch32和AArch64两种执行状态的异常类型，并探讨了相关的执行状态、异常级别、寄存器组织以及指令集等内容。" 在ARMv8架构中，异常处理是系统运行的关键...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

代码改变世界ctw

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值