armv8的Serror的理解

已于 2023-03-01 15:38:10 修改
阅读量5.3k 收藏 7
点赞数 2
分类专栏： ARM 文章标签： armv8 armv9 serror 中断
于 2022-03-02 16:28:48 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42135087/article/details/123232890
版权
ARM 专栏收录该内容
273 篇文章 421 订阅
订阅专栏

快速链接:
.
👉👉👉 个人博客笔记导读目录(全部) 👈👈👈

在这里插入图片描述

Serror（也称System Error），是异步异常的一种，一般是来自External aborts，当memory system访问时bus上产生的External aborts。例如

  • data abort
  • prefetch abort
  • 访问内存被TZC挡住时，bus会返回的一个异常
    在这里插入图片描述

注意，像MMU产生的异常，它属于internal abort，它是同步异常。像未定义指令异常，它也是同步异常

在armv8架构中，有哪些是serror
baron-周贺贺-代码改变世界ctw
06-15 762
（3）、RAS（Reliability, Availability, and Serviceability）错误：一些对于系统的可靠性、可用性和可维护性有影响的错误可能会触发 SError。（2）、ECC（Error Correction Code）错误：在访问带有错误校验的内存（如ECC内存）时，如果发现错误校验失败，可能会产生SError。2、其实呢，大多数Serror都是实现定义的，真正实现的serror就没有多少个。Serror（也称System Error），是异步异常的一种，一般是来自。
在ATF中打印引起的Serror
baron-周贺贺-代码改变世界ctw
06-09 225
最近在集成tee os到某平台，tee.img需要平台帮忙load到安全内存。然而这部分缺乏平台尝试的支持，所以只能自己干。自己在胡乱改一通之后，感觉已经能把tee.img load到安全内存呢。然后又在ATF中，将安全内存的数据打印出来，和tee.img的二进制做对比，这样不就知道tee.img有没有争正确放置到安全内存中了？bl31中开启了mmu, 安全内存的地址并没有在BL31中做map. 然后去打印没有map的地址的数据，当然是异常。按照如上修改之后，发现serror了。
ARMv8 异常处理之SError
suyanqiangqq的博客
04-02 1532
ARMv8 异常处理之SError
ARM64异常模型之系统错误异常System Error
weixin_43965970的博客
03-20 1752
系统错误异常（System Error Exceptions）是处理器在遇到系统级别错误时引发的异常。这些错误通常与硬件故障、外部信号或系统总线错误有关。系统错误异常通常需要特殊的处理程序来诊断和处理，因为它们通常表明硬件设备、内存子系统或其他关键系统组件中存在问题。以下是一些常见的系统错误异常类型和相关说明：Synchronous External Abort（同步外部终止）：这种异常在处理器试图访问发生错误的外部存储器位置时触发。
ARM---异常和特权
Alfred的博客
01-01 3336
异常（exception）和特权（privilege）是在ARMv8-A中定义的两个概念。 现代软件期望被分成不同的模块，每个模块对系统和处理器资源具有不同的访问级别。这方面的一个例子是操作系统内核和用户应用程序之间的分离，前者具有对系统资源的高级别访问权限，后者配置系统的能力更为有限。 Armv8-A通过实现不同级别的特权来实现这种分离。当前特权级别只能在处理器接受异常或从异常返回时更改。因此，在Armv8-A体系结构中，这些特权级别被称为异常级别（exception level，以下简称EL）。每个异常
arm64 linux bad mode Serror 系统异常
shenhuxi_yu的专栏
07-26 1万+
最近在linux4.9  arm64遇到了bad mode的kernel oops oops的内容大概如下，而且oops过后看起来系统并没有异常，oops出现的概率比较小，而且每次oops打印的信息中task 都是不同的，oops之后，看起来大部分时候系统还是可以正常运行的 [ 1259.654597] Bad mode in Error handler detected, code 0xb...
学习体系结构 - AArch64 异常模型
jingyu_1的博客
12-31 1582
在 AArch64 中，只能将 EL0 中的异常到更高的异常级别处理，而不会将异常处理到 EL0，也没有 EL0 向量表。如执行态和安全态一章所述，**PE 也只能在复位或发生异常或从异常返回时改变执行态。**AArch32 和 AArch64 执行状态之间的交互称为进程间交互。
SATA-AHCI规范学习
chen_xing_hai的博客
04-25 8995
Port Multiplier是一种可以在一个控制器上扩展多个SATA设备的技术，它采用4位（bit）宽度的Port Multiplier端口字段，其中控制端口占用一个地址，因此最多能输出15个设备连接----与并行SCSI相当。FIS是SATA协议中用于Host和device之间信息传输的机制，每个FIS的格式都是固定的，并且对应唯一的ID，SATA Spec定义了14类FIS ID。用于容纳AHCI寄存器以及厂商特定的寄存器，即AHCI的寄存器是基于BAR5来偏移的。分PIO mode0-6，速率。
aes-armv8:使用ARMv8 AES编译器内部函数在纯C＃中加速AES计算
05-12
对于那些希望在ARMv8平台上开发高效安全应用的开发者来说，理解和掌握这些知识至关重要。通过合理利用ARMv8的AES内在函数，不仅可以提升应用程序的性能，还能确保数据在传输和存储过程中的安全性。
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
最新发布
|~~~热爱生活、努力学习的小伙汁~~~|
06-30 743
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】011 - arch\arm\cpu\armv8\start.S 汇编源码逐行详解
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 2万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
同步异常、External abort、Serror、prefetch abort、data abort的区别
baron-周贺贺-代码改变世界ctw
11-21 537
所以当出现instruction abort、data abort时，那么一定是同步异常，可能是internal abort，也可能是external abort，但终归是同步异常。比较绕、比较难懂，咱们换一个说法：按照预期产生的异常称之precise，反之imprecise。Serror（也称System Error），是异步异常的一种，一般是来自。产生异常的那个位置是确定的，即每次执行到“那个指令处”就会产生。像未定义指令异常，它也是同步异常。确定的，即不知道执行到哪里，就产生了异常。
深入理解ARMv8架构：异常模型与汇编指令解析
ARMv8异常模型包括各种类型的异常，如IRQ（中断）、FIQ（快速中断）、SError（系统错误）和数据异常。异常处理涉及寄存器保存、路由控制和异常处理逻辑。异常进入时，特定的寄存器会被压入栈，以便在异常处理完成后...
ARMv8-A编程指导之异常处理
flyingnosky的专栏
10-10 3796
ARMv8-A异常处理
[architecture]-ARMV8的一些总结-一篇就够了
baron-周贺贺-代码改变世界ctw
09-29 1万+
ARM、armv8、armv9、arm架构、arm视频、添加vx : arm_2023 获取更多资料, arm资料、arm下载、arm学习、arm免费、arm课程， PE - processing element ARM体系结构定义了抽象机器的行为，称为处理元素（processing element），通常缩写为PE。与ARM体系结构兼容的实现必须符合处理元素所描述的行为。 RISC架构 ARM架构是一个精简指令集计算机(RISC)架构，具有以下RISC架构特征： - 一个大的统一寄存器文件。 - 一种
Linux Kernel 5.14 arm64异常向量表解读-中断处理解读
baron-周贺贺-代码改变世界ctw
09-11 4807
Linux Kernel arm64中断向量表的定义 (linux/arch/arm64/kernel/entry.S) /* * Exception vectors. */ .pushsection ".entry.text", "ax" .align 11 SYM_CODE_START(vectors) kernel_ventry 1, sync_invalid // Synchronous EL1t kernel_ventry 1, irq_invalid // IRQ EL1
[ARM异常]-ARM Core如何响应中断的
baron-周贺贺-代码改变世界ctw
08-08 4139
目录1、51单片机的中断响应模型2、ARM的异常有哪？3、ARM的异常向量表基地址4、ARM的向量表offset 1、51单片机的中断响应模型 我们先回忆一下在单片机上的中断的使用。 如下图所示，左边是51单片机的管脚图，P3.0-P3.5是单片机对应的中断管教，当该管教电平发生变化时，触发cpu异常。 当cpu来了一个异常时(中断)，cpu跳转到异常向量地址处，执行handler函数，执行完毕后再回来 那么cpu异常时，跳转的是哪个地址呢，其实这都是cpu出厂时设计好的。如下图所示，左边是cpu设计好的
如何排查 Electron V8 引发的内存 OOM 问题
淘系技术
06-28 5404
经过长达大半年时间的崩溃治理后，基于 Electron 框架开发的新版 PC 淘宝直播推流客户端的稳定性终于赶超基于QT 框架开发的旧版本了。剩下的崩溃问题中有 40% 是跟内存 OOM 有关，其中 V8FatalErrorCallback js heap OOM 问题整整困扰了我一个多月。历经千辛万苦终于破案并解决了这个问题，作为技术人来说还是非常兴奋的。为了了解该问题的来龙去脉，本文会从 V8...
[ARM异常]-armv8/armv9异步异常类型、路由、屏蔽
baron-周贺贺-代码改变世界ctw
12-04 1712
IRQ,FIQ,Serror, 中断，同步异常，异步异常，TF-A,TF-M,ATF,TrustedFirmware,trustzone,TEE,optee,trusty,tlk,lk,armv8,armv9,arm,secureboot,BL31,BL32,BL1,BL2,hypervisor,终端安全,secureboot,security,virtulization
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

代码改变世界ctw

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值