ARM发布gicv5中断控制器，支持64个PPI，支持65535个core，支持16777216个SPI中断，支持16777216个LPI中断，专门为armv9打造

1. 支持更多的PE（Processor Elements）

扩展性提升：GICv5支持多达128个PE（CPU核心），相比GICv4的256个PE有所减少，但通过重新设计的分布式架构优化了大规模多核场景下的中断分发效率。

动态分区：允许物理中断在多个PE间灵活分配，适合NUMA架构或异构计算（如大小核设计）。

2. 虚拟化增强（vITS和Direct Injection）

虚拟ITS（vITS）：
GICv5引入了虚拟化的ITS（Interrupt Translation Service），允许虚拟机直接管理设备中断的映射关系，减少Hypervisor干预，降低虚拟化延迟。

直接注入（Direct Injection）：
支持将中断直接注入到虚拟机的vCPU，无需Hypervisor参与，显著提升虚拟化