Lighthq-CSDN博客

原创 LIUX相关指令

mkdir 创建一个文件夹，touch创建普通文件（文本文件）ls 指令语法： ls [选项] [目录或文件]功能：对于目录，该命令列出该目录下的所有子目录与文件。对于文件，将列出文件名以及其他信息常用选项：-a 列出目录下的所有文件，包括以.开头的隐含文件-d 将目录像文件一样显示，而不是显示其下的文件。如： ls -ld 指定目录-i 输出的文件的i节点的索引信息。如 ls -ai 指定文件(inode信息）-k 以k字节的形式表示文件的大小。 ls -alk 指定文件-l 列出文

2021-07-02 09:24:20 102

原创 verilog相关理论问题（2）

verilog模块描述的层次1）行为或者算法级：最高抽象层。注重实现的算法，该层次设计类似C编程2）数据流级：对数据的流程进行描述。数据如何在寄存器间流动及如何处理3）门级：逻辑门及其连接关系来描述模块4）开关级：最低抽象层次RTL描述：能够被综合为行为级和数据流级的额描述3种最基本的描述方式/建模方式数据流描述：采用assign连续赋值语句行为描述：主要使用always语句或initial语句块中的过程赋值语句结构化描述：实例化已有的功能模块或原语连续赋值语句特点：1）连续驱动2）

2021-05-14 10:57:55 116

原创 verilog相关理论问题（1）

1：verilog hdl语言与C语言的语法很相近，有如下区别：1）verilog和硬件对应，并且有不同的设计层次：系统级、算法级、RTL级、门级、晶体管级2）verilog hdl的并行执行（电路同时启动）。对比C的函数调用、verilog的模块例化3）verilog的时序行为（时钟驱动）三种电路描述方式：电路图、逻辑表达式、HDLverilog hdl语言要素包括：1）标识符：字母，数字，下划线。区分大小写，首字母必须是字母或者下划线2）注释；3)格式：区分大小写，是自由格式，结构可以跨

2021-05-14 10:20:05 153

原创内存相关知识

内存三种不同频率核心频率：内存cell阵列的工作频率，是内存的真实运行频率时钟频率：即I/O Buffer的传输频率有效数据传输速率：数据传送的频率例子：DDR3内存一次从储存单元预取8Bit的数据，在I/O Buffer上升和下降中同时传输，因此有效的数据传输频率达到了储存单元核心频率的8倍。同时DDR3内存的时钟频率提高到了存储单元核心的4倍。即假如DDR3的核心频率为100MHz,其I/O频率为400MHz,有效数据传输频率为800MHz。内存带宽计算内存带宽计算公式：带宽=内存核心频

2021-04-28 10:22:41 372

原创 FPGA中时钟和数据传输路径

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结前言提示：这里可以添加本文要记录的大概内容：例如：随着人工智能的不断发展，机器学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。提示：以下是本篇文章正文内容，下面案例可供参考一、pandas是什么？示例：pandas 是基于NumPy 的一种工具，该工

2021-03-28 18:42:48 829

原创 quartus中设置引脚约束的几种方式

学习目标：提示：这里可以添加学习目标例如：一周掌握 Java 入门知识学习内容：提示：这里可以添加要学的内容例如：1、搭建 Java 开发环境2、掌握 Java 基本语法3、掌握条件语句4、掌握循环语句学习时间：提示：这里可以添加计划学习的时间例如：1、周一至周五晚上 7 点—晚上9点2、周六上午 9 点-上午 11 点3、周日下午 3 点-下午 6 点学习产出：提示：这里统计学习计划的总量例如：1、技术笔记 2 遍2、CSDN 技术博客 3 篇

2021-03-17 21:56:49 17476

原创 C语言中常见数据类型与单位

常见数据类型char : 字符数据类型 1字节 short ：短整型 2字节 int ：整型 4字节 long ：长整型 4/8字节 long long ：更长的整型 8字节 float ：单精度浮点型 4字节 double ：双精度浮点型 8字节计算机中单位bit-比特位 Byte-字节 1字节=8比特位1GB=1024MB

2021-02-03 20:41:52 711

Light