计算机时钟电路检查,数字电子时钟电路设计实训报告

《数字电子时钟电路设计实训报告》由会员分享，可在线阅读，更多相关《数字电子时钟电路设计实训报告(18页珍藏版)》请在人人文库网上搜索。

1、电子技术综合实训I设计报告设计题目：时钟电路的设计所属系部：电气与电子工程系专 业：学 号：姓 名：指导老师：完成日期： 2013年 1月10日目录一、目的与要求 3二、设计框图 3三、方案选择与论证 41、时钟脉冲电路2、计数译码电路3、校时较分电路四、实训器材 7五、电路原理图 8六、设计说明 91、时钟脉冲电路2、计数译码电路3、校时较分电路4、数码显示电路七、焊接与安装 10八、调试与故障分析 11九、实训总结 12十、附录：元件功能说明 137、目的与要求:1 .实现时、分、秒计时，要求与实时时钟同步；2 .从 00: 00: 00 至 IJ 23: 59: 59 显示时间；3 .扩。

2、展部分：手动校时，分别进行“时”、“分”的校正。、设计框图三、方案选择与论证1、时钟脉冲产生电路设计：方案一：由晶体振荡器和1快CD4060和CD4027构成。CD4060是带振荡驱动的14级二进制分频电路，P10、P11外接晶振。P12复位脚接地 不用。P8、P16是电源脚。P3是Q14,即14次分频输出，16384分之一。对振荡频率32768 来说，这里输出频率 2Hz。CD4027是双JK触发器。P3是时钟输入端。P5、P6为J、K端，接Vdd。P4、P7为 复位、置位端，未用接地。P8、P16是电源脚。P1为Q输出，将P3的输入二分频，得到1Hz的信号输出。电路原理图如下：VCC,5V。

3、 UI；:R1蛰一BI3 L-VW-IS TRI、其中：R1=22KR2=62K 电容 C1=10uF脉冲周期 T &