计算机组成练习题.doc
例1. 某CPU结构如图,其中有一个累加寄存器AC、一个状态寄存器和其它4个寄存器,各部分连线表示数据通路,箭头表示信息传送方向:
(1)标明图中4个寄存器的名称;
(2)简述指令从主存取到控制器的数据通路;
(3)简述数据在运算器和主存之间进行存/取访问的数据通路。
例2. 某双总线结构的机器如图,IR为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/W信号控制),MAR为主存地址寄存器,MDR为数据缓冲寄存器,ALU有+、﹣ 信号决定可完成何种操作,控制信号G控制的是一个门电路。另外,线上标注有控制信号,例如Yi表示Y寄存器的输入控制信号,R1o为寄存器R1的输出控制信号,未标字符的线为直通线,不受控制,ALU执行减法时Y中存放被减数:
SUB R1 , R3指令完成(R3)-(R1)→R3的功能操作,画出其指令周期流程图,并列出相应的微操作控制信号。
例3. 某机器有8条微指令I1-I8,每条微指令所包含的微命令控制信号如表所示:
a-j对应10种不同性质的微命令信号,假设一条微指令的控制字段为8位,请安排微指令的控制字段格式。
例4. 某运算器数据通路如图所示,假设操作数a和b(补码)已分别放在通用寄存器R1和R2中,ALU有+、-、M(传送)三种操作功能:
(1)指出相容性微操作和相斥性微操作;
(2)用字段直接译码法设计适用此运算器的微指令格式。
例5. 某模型机部件如下所示:
M:主存,
MDR:主存数据缓冲寄存器,
IR:指令寄存器
MAR:主存地址寄存器,
PC:程序计数器
R0-R3:通用寄存器,C、D:暂存器
补充各部件之间的主要连线,
并注明数据流动方向;
(2)给出ADD (R1) , (R2) 指令的执行流程。
注:该指令采用寄存器间接寻址,M(R1)+M(R2)→M(R2)
例:X=-0.1101,Y=0.1011,求X*Y。
练习:X=-0.1101,Y=-0.1011,求X*Y。
Booth法举例:
已知 x = +0.0011 y = – 0.1011 求[x·y]补([x·y]补=1)
练习:X=-0.1101,Y=-0.1011,求X*Y。([X*Y]补= 0故X*Y=0
原码除法
加减交替法举例:
例:X=0Y=-0.1101,求X÷Y (符号为负,故X÷Y=-0.1100,余数0.0011×2-4)
例:X=0Y=0.1011,求X÷Y (符号为正,故X÷Y=0.1101,余数0.0100×2-4)
例:x = – 0.1011 ,y = – 0.1101 ,求x/y (x/y= 0.1101)
存储器习题:
例4-2:设CPU有16根地址线,8根数据线,并用MREQ作为控制信号,用WR作为读/写控制信号。现有下列存储芯片:1k×4位、 4k×8位、 8k×8位RAM;2k×8位、4k×8位、8k×8位ROM及74LS138译码器和各种门电路。
画出CPU与存储器的连接图。
要求:
主存地址空间分配:
6000H~67FFH为系统程序区;6800H~6BFFH为用户程序区。
(2)合理选用上述芯片,说明各选几片?
(3)详细画出存储芯片的片选逻辑图
例1 设有32片256K×1位的SRAM芯片(1) 采用位扩展方法可构成多大容量的存储器?(2) 该存储器需要多少字节地址位?(3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
例2 设有若干片256K×8位的SRAM芯片,问:(1) 采用字扩展方法构成2048KB存储器需多少片SRAM芯片?(2) 该存储器需要多少字节地址位?(3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
例3 设有若干片256K×8位的SRAM芯片,问:(1) 如何构成2048K×32位的存储器?(2) 需要多少片RAM芯片?(3) 该存储器需要多少条地址线?(4) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W。
1.CPU执行一段程序时,cache完成存取的次数为1900次,主存完成存取的次数为100次,已知cache存取周期为50ns,主存存取周期为250ns,求cache/主存系统的效率和平均访问时间。