计算机组成原理数据线引脚,计算机组成原理复习题及问题详解.doc

《计算机组成原理复习题及问题详解.doc》由会员分享，提供在线免费全文阅读可下载，此文档格式为doc，更多相关《计算机组成原理复习题及问题详解.doc》文档请在天天文库搜索。

1、计算机组成原理 复习题一、选择题( C)1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动C．计算机是一种信息处理机 D．计算机可实现高速运算( C)2、计算机硬件能直接执行的只能是下面哪项。A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言( C)3、运算器的核心部件是下面哪项。A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器( C)4、对于存储器主要作用，下面哪项说确。A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序( D )5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便( C)6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。A．地址寄存器 B．程序计数器 C．数。

2、据寄存器 D．指令寄存器( DC)7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器( A)8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器( C)9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。A．CPU已执行的指令 B．CPU将要执行的指令C．算术逻辑部件上次的运算结果 D．累加器中的数据( B)10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器( C)11、下列各种数制的数中最小的数是下面哪项。A．(101001)2 B．(52)8 C．(101001)BCD D．(233)H( D)12、下列各种数制的数中最大的数是下面。

3、哪项。A．(1001011)2 B．75 C．(112)8 D．(4F)H( B)13、将十进制数15/2表示成二进制浮点规格化数(阶符1位，阶码2位，数符1位，尾数4位)是下面哪项。A．01101110 B．01101111 C．01111111 D．11111111( A)14、能发现两位错误并能纠正一位错的编码是下面哪种编码。A．海明码 B．CRC码 C．偶校验码 D．奇校验码( D)15、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是下面哪项。A．11001011 B．11010110 C．11000001 D．11001001( C)16、下列存储器中，速度最慢的是下面哪项。A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器( C)17、某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。A．18根 B．16K根 C．14根 D．2。

4、2根( B)18、下列部件(设备)中，存取速度最快的是下面哪项。A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器( A)19、在主存和CPU之间增加Cache的目的是下面哪项。A．解决CPU和主存之间的速度匹配 B．增加CPU用寄存器的数量C．代替CPU中的寄存器工作 D．扩大主存的容量( D)20、计算机的存储器采用分级存储体系的目的是下面哪项。A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾( A)21、某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目下面哪项正确。A．20 B．24 C．50 D．30( A)22、常用的虚拟存储器由两级存储器组成，下面哪项说确。A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存( B)23、在Cache的地址映射中，若主存中的任意一块均。

5、可映射到Cache的任意一快的位置上，下面哪项符合这种特点。A．直接映射 B．全相联映射 C．组相联映射 D．混合映射( B)24、指令系统中采用不同寻址方式的目的主要是下面哪项。 A. 实现程序控制和快速查找存储器地址 B. 缩短指令长度，扩大寻址空间，提高编程灵活性C. 可以直接访问主存和外存D. 降低指令译码难度( D)25、CPU组成中不包括下面哪项。A．指令寄存器 B．地址寄存器 C．指令译码器 D．地址译码器( C)26、程序计数器PC在下面哪项部件中。A．运算器 B．存储器 C．控制器 D．I/O接口( B)27、CPU通用寄存器的位数取决于下面哪项。A．存储器容量 B．机器字长 C．指令的长度 D．CPU的管脚数( B)28、以硬件逻辑电路方式构成的控制器又称为下面哪个名称。A．存储逻辑型控制器 B．组合逻辑型控制器 C．微程序控制器 D．运算器( C)29、直接转移指令的。

6、功能是将指令中的地址代码送入下面哪个部件中。A．累加器 B．地址寄存器 C．PC寄存器 D．存储器( B)30、状态寄存器用来存放下面哪些容。A．算术运算结果 B．算术、逻辑运算及测试指令的结果状态C．运算类型 D．逻辑运算结果( D)31、微程序放在下面哪个部件中。A．指令寄存器 B．RAM C．存 D．控制存储器 ( B)32、微程序控制器中,机器指令与微指令的关系下面哪项说确。 A. 每一条机器指令由一条微指令执行 B．一段机器指令组成的程序可由一条微指令来执行C. 每一条机器指令由一段用微指令编成的微程序来解释执行 D。省略部分。ns (cache存取周期)；r=4,  Tm=Tc×r =510×4 =204ns (主存存取周期)；因为 e =1/[r+(1-r)H]    所以H= 2 .4/2.55 = 0.94；10、用异步方式传送ASCII码，数据格式为：数据位8位、奇校验。

7、位1位、停止位1位。当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s每个数据位长度T＝1÷4800≈0.208ms数据位传输速率为8×480＝3840位/秒。11、假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。12、在一个16位的总线中，若时钟频率为100MHz，总线数据周期为5个时钟周期传输一个字。试计算总线的数据传输率。解：时钟频率为100MHz，所以5个时钟周期＝5×10ns＝50ns数据传输率＝16bit/0.5ns＝40×1。

8、06字节/秒13、⑴某总线在一个总线周期中并行传送4个字节的数据，若一个总线周期等于一个时钟周期，总线频率为33MHz，问总线带宽是多少？⑵若一个总线周期中并行传送64位数据，总线时钟提高为66MHz，问总线带宽是多少？⑶分析影响带宽的有哪些因素？解：⑴设带宽用Dr表示，总线时钟周期用T＝1/f 表示，一个总线周期传送的数据量用D表示，根据定义可得Dr＝D/T＝D×f＝4B×33×106/S＝132MB/S⑵因为64位＝8B，所以Dr＝D/T＝D×f＝8B×66×106/S＝528MB/S⑶总线带宽是总线能提供的数据传送速率，通常用每秒传送信息的字节数(或位数)来表示。影响总线带宽的主要因素有：总线宽度、传送距离、总线发送和接收电路工作频率限制及数据传送形式。14、在异步串行传输系统中，若每秒可传输20个数据帧，一个数据帧包含1个起始位、7个数据位、一个奇校验位和1个结束位。试计算其波特率。

9、和比特率。解：波特率＝(1+7+1+1)×20＝200b/s，比特率＝20×7＝140b/s。15、已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期为200ns，求cahce／主存系统的效率和平均访问时间。∵ r = t m/t c = 4     ∴ t c = t m /4 = 50nse = 1/[r+(1-r)h] = 1/[4+(1-4)×0.98]t a = t c /e = t c ×[4-3×0.98] = 50×1.06 = 53ns。16、设有两个十进制数：x= -0.875×21，y=0.625×22。(1) 将x，y的尾数转换为二进制补码形式。(2) 设阶码2位，阶符1位，数符1位，尾数3位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。答:(1)设S1为X的尾数,S2为Y的尾数,则S1=(-0.875)10=(-0.111)2,[。

10、S1]补=1.001,S2=(0.625)10=(+0.101)2,[S2]补=0.101.(2)对阶:设X的阶码为JX,Y的阶码为JY,JX=(+01)2,JY=(+10)2,JX-JY=(-01)2,小阶的尾数S1右移一位S1=(-0.0111)2,JX阶码加1,则JX=(10)2=JY,S1经舍入后,S1=(-0.100)2,对阶完毕.X的补码浮点格式:010 1100,Y的补码浮点格式:010 0101.尾数相减:[S1]补=11.100,[-S2]补=11.011,[S1-S2]补=[S1]补+[-S2]补=10.111,尾数求和绝对值大于1,尾数右移一位,最低有效位舍掉,阶码加1,则[S1-S2]补=11.011(规格化数),JZ=11规格化结果:011 101117、设机器字长16位，主存容量128K字节，指令字长度16位或32位，共78条指令，设计计算机指令格式，要求有直接。

11、，立即数，相对，变址四种寻址方式。答：根据题意，40种指令至少需6位OP；四种寻址方式至少需用2位表示；主存为640K，则地址需要20位，而机器字长为16位，所以只能用分段方式来实现，设段寄存器为16位，作为段地址的位移量可以在指令指定的寄存器中，可设计如下格式：15 10 9 8 7 0OPX(2)D(8) X = 00 直接寻址方式 E = D X = 01 立即寻址方式 X = 10 变址寻址方式 E = (R)+D X = 11 相对寻址方式 E = (PC)+D18、有一台磁盘机，其平均寻道时间为30ms,平均旋转等待时间为10ms,数据传输率为500B/ms,磁盘机口存放着1000件，每件3000B的数据，现欲把一件件数据取走，更新后再放回原地，假设一次取出或写入所需时间为：平均寻道时间 + 平均等待时间 + 数据传送时间，另外使用CPU更新信息所需的时间为4ms,并且更新时间。

12、因输入输出操作不相重叠，试问：(1) 更新磁盘上全部数据需多少时间？(2) 若磁盘机旋转速度和数据传输率都提高一倍，更新全部数据需多少时间？解：(1)磁盘上总数据量 = 1000×3000B = 3000000B　　　　 读出全部数据所需时间为 3000000B ÷ 500B / ms = 6000ms　　　　 重新写入全部数据所需时间 = 6000ms　　　　 所以，更新磁盘上全部数据所需的时间为 ：　　　　　　　2×(平均找道时间 + 平均等待时间 + 数据传送时间 )+ CPU更新时间 　　= 2(30 + 100 + 6000)ms + 4ms = 12264ms　　(2) 磁盘机旋转速度提高一倍后，平均等待时间为60ms；　　　　数据传输率提高一倍后，数据传送时间变为：　　　　　　　3000000B ÷ 1000B / ms = 3000ms　　　　更新全部数据所需时间为：　　　　　　2 ×(30 + 60 + 3000)ms + 4ms = 6184ms19、现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。设地址线x根，数据线y根，则 2x·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15 y=8 x=14 因此，当数据线为1或2时，引脚之和为18 故：共有2种解答。