ZYNQ学习日志-------hello wold

最新推荐文章于 2024-09-17 22:28:23 发布
最新推荐文章于 2024-09-17 22:28:23 发布
阅读量493 收藏 1
点赞数
分类专栏： ZYNQ 文章标签： c语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42522386/article/details/106599361
版权

新建工程

版本：vivado 2018.1
ZYNQ板子使用米联客ZYNQ7020
正常创建工程，无需添加设计文件。
在这里插入图片描述
型号选择：xc7z020clg400-2

创建block

1.creat block design（IP INTEGRATOR下），
2.添加IP，添加一个ZYNQIP
在这里插入图片描述

3.配置ZYNQ
此工程中，使用到SD0，UART1.打开即可，CD管脚在此块板中是47，其他板参考原理图。
BANK 0 I/O Voltage 选择3.3V
BANK 1 I/O Voltage 选择1.8V
在这里插入图片描述
在这里插入图片描述

最低0.47元/天 解锁文章
ZYNQ学习日志----软硬件调试
06-10
ZYNQ学习日志----软硬件调试，包含两个自定义IP核，用到的IP，已经SDK中C代码，且各个用到的代码也在压缩包内。
ZYNQ-Hello world
jack_lu_0321的博客
08-19 536
Hello world 友情提示：页面比较长，但是步骤十分详细。由于第一个工程所以比较细，后面的文章会省略掉前面的步骤，直接从创建子系统开始写作（暂且称为作品，其实挺差的） 一．创建项目 点击Create Project，创建一个项目 点击Next 项目名称尽量和所作的任务一致，方便一眼就能看出是什么 两处默认是勾选，若没有勾选就请勾选上 搜索相对应芯片例如使用是xc7z020clg400-1 点击Finish，项目创建完成 二．环境搭建 点击Create Block Design 创建一个子系
ZYNQ从放弃到入门（一）MIO
OpenFPGA的博客
03-25 1973
ZYNQ从放弃到入门（一）MIO系列文章开篇~ 卷起来这篇博文特别关注 Zynq SoC 的多用途 IO (MIO， Multipurpose IO) 模块。正是这个接口块为 Zynq SoC 的双核 ARM Cortex-A9 MPCore 处理器提供了许多标准接口。MIO 还包含确定 Zynq SoC 如何启动的配置设置。MIO 连接到 Zynq SoC 的 PS（处...
zynq7020有多少bank，每个bank可以单独设置电流电压
最新发布
qq_36314279的博客
09-17 776
对于具体的Zynq7020，如搜索结果中提到的黑金AX7020核心板，它提供了对不同BANK的电源配置，例如BANK34和BANK35的IO电平可以通过底板上的跳线帽来调整，默认为3.3V，但也可以通过跳线帽设置为1.8V或2.5V。Zynq7020 SoC 包含多个电压和电流配置组，通常称为“banks”。这些banks允许不同的I/O组根据需要支持不同的电压标准，从而提高设计的灵活性。每个bank可以单独设置电流电压，以适应连接的外部设备的电压要求。
学会Zynq（2）Zynq-7000处理器的配置详解
热门推荐
FPGADesigner的博客
03-10 2万+
上篇中介绍了Xilinx FPGA嵌入式开发的基本概念和软件特性，并以Hello World为例给出了一个操作流程，熟悉该流程相当重要。上一篇中只是简单说明了每一步应该执行哪些操作，本文将详细介绍每一步的具体含义和涉及到的相关概念。 Zynq-7000配置 添加好ZYNQ7 Processing System IP核后，需要对其进行配置，双击弹出如下窗口。绿色部分表示ZYNQ PS部分中可配置的...
ug585-Zynq-7000-TRM.rar_ug585_ug585-Zynq-7000-TRM_zynq 手册_zynq-7
07-14
这份文档包含了Zynq-7000 SoC的设计、实现和应用的所有关键信息，对于开发者来说是一份非常重要的学习资源。 Zynq-7000 SoC是Xilinx推出的首款结合了可编程逻辑（FPGA）和处理系统（PS）的器件，将高性能的ARM ...
ug1186-zynq-openamp-gsg.pdf.zip_Xilinx ZYNQ _xilinx 库_xilinx-zyn
09-20
在《Xilinx ZYNQ OpenAMP 开发指南》中，读者将学习到如何配置和使用OpenAMP框架，实现ZYNQ SoC中不同处理器核心间的通信。该文档可能涵盖以下关键知识点： 1. **OpenAMP简介**：介绍OpenAMP的概念、架构以及在ZYNQ...
ug585-Zynq-7000-TRM.pdf
04-15
《ug585-Zynq-7000-TRM》是一份关于Zynq-7000EPP系列芯片的官方...通过《ug585-Zynq-7000-TRM》手册的深入学习，开发者们可以全面掌握Zynq-7000EPP系列芯片的功能特点和应用方法，实现更为高效和创新的嵌入式系统设计。
ZYNQ详细设计之VIVADO相关操作
weixin_50835177的博客
04-01 4992
这些外设主要包括 USB 总线接口，以太网接口（ENET），SDI/SDO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。其中BOOT.BIN是由3部分组成的(boot.elf, .bit, fsbl.elf)，boot.elf这个是由交叉编译环境产生的，相当于ssbl，.bit文件是PL使用文件，fsbl.elf这个是fsbl。PS开发有两种方式：即传统的arm的方式和xilinx方法(这个是生成一个elf文件，这个elf文件包括了硬件配置信息(xmp)和裸跑程序(c文件))。
ZYNQ PS GPIO MIO 基础知识
suntao1015的博客
10-12 3443
CLG400------XC7Z010 500 501 502 属于ps端bank 502 部分的引脚 专门用于连接ddr 500 501 部分引脚 用于连接MIO 500 + 501 的引脚个数为54 34 35 属于pl端 bank MIO主要解决引脚不足问题 所需引脚先连接到MIO 在由MIO连接空闲的引脚 MIO可以通过编程控制 从而实现多路复用功能 Multiuse i/o(MIO) MIO定义 我们OverviewMIO的功能是将 从PS外设和静态内存接口的访问复用到配置寄存器中定义的PS引.
Zynq7000的EMIO使用方法
04-28
GPIO的原理与控制实现（EMIO）,这篇文章主要是介绍了EMIO的使用
LVDS应用之AD7626
FPGA、ZYNQ、STM32
06-11 2427
高速ADC
【zynq 7020管脚约束之GPIO】
lwwaixuexi的博客
09-02 4511
GPIO指的是general purpose I/O，它是zynq7000系列中MIO的一部分，它是一个外设（peripheral），是用来对器件的引脚作观测（input）以及控制（output）。
ZYNQ系统中实现FAT32文件系统的SD卡读写 之二 VIVADO配置
mcupro的专栏
06-24 4251
接下来就是设置VIVADO，可以在ZEDBOARD默认的VIVADO设置上去掉SD0，使能SD1，并设置WP脚和CD，对应关系看上一片BLOG所介绍。 这里注意MIO0-15是在BANK0上，其BANK电压ZEDBOARD板子设置为3.3V，所以可以直接接SD卡，而SD0的MIO接口是在BANK1上，其BANK电压是1.8V。所以要经过电平转换芯片接3.3V的SD
Zedboard学习（五）：MIO与EMIO操作
hongbin_xu的博客
07-13 9368
MIO： Zynq7000 系列芯片有 54 个 MIO(multiuse I/O)， 它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分， 这些 IO 与 PS 直接相连。 不需要添加引脚约束， MIO 信号对 PL部分是透明的。 所以对 MIO 的操作可以看作是纯PS 的操作。 EMIO： 同时Zynq可以配置多达63个EMIO引脚，这些引脚可以配置到PL部
【JokerのZYNQ7020】MIO。
Joker_是小王的博客
11-11 1002
软件环境：vivado 2017.4        硬件平台：XC7Z020 官方手册ug585-zynq-7000-trm，page-381一开始就说的就很清楚，通用I / O（GPIO）外设通过MIO模块为软件提供最多54个器件引脚的观察和控制。 它还可以通过EMIO接口访问来自可编程逻辑（PL）的64个输入和128个输出到PL的输出。GPIO控制和状态寄存器的存储器映射在基址：0xE000...
ZYNQ之GPIO
q1594的博客
06-01 2696
1.GPIO PS端 500和501：共54根引脚，连接PS MIO，外设通过MIO用软件进行多路复用。 502：用来和DDR连接的。 PL端 13、34、35。’ 是一个外设，用来对器件引脚
第三节：ZYNQ的GPIO配置
想做一条贪吃蛇
03-29 2615
GPIO的结构体系 ZYNQ的GPIO由4个BANK组成，其体系结构如图1所示。其中Bank0有32个GPIO引脚，Bank1有22个引脚，共54个GPIO引脚直接通过MIO连接到PS上，每个引脚可以通过寄存器的设置来确定该引脚为输入、输出或者中断，因为54个MIO引脚直接连接在PS上，像其他普通ARM一样，不需要通过XPS进行硬件配置，直接通过SDK编程即可。 Bank2和Bank3通过E...
Zynq7000系列之芯片引脚功能综述
weixin_30954265的博客
08-31 3547
很多人做了很久的FPGA，知道怎么去给信号分配引脚，却对这些引脚的功能及其资源限制知之甚少；在第一章里对Zynq7000系列的系统框架进行了分析和论述，对Zynq7000系列的基本资源和概念有了大致的认识，然而要很好地进行硬件设计，还必须了解芯片的引脚特性，以确定其是否符合我们的选型要求，这些要求包括GTX引脚数目、select IO引脚数目、select IO引脚的资...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值
>