ZYNQ学习日志-------软硬件调试

最新推荐文章于 2024-06-06 17:19:35 发布
最新推荐文章于 2024-06-06 17:19:35 发布
阅读量825 收藏 4
点赞数 1
分类专栏： ZYNQ
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42522386/article/details/106664489
版权

工程创建

可以按照hello world的步骤一步一步建立，也可以直接将工程全部拷贝过来。方法上篇已有步骤，此次直接拷贝。

IP核添加

此次工程用到了字节的两个IP核，math_ip和GPIO_LITE_ML_1.0，其中math就是一个普通加法器，可直接用vivado自带的加法器，一样的用法，GPIO是输出流水灯控制的核。将这两个文件夹拷入新建的工程下,然后在setting中，IP目录下的Repository中将拷贝过来的IP核添加进去。

在这里插入图片描述
随后就打开block design，将math_ip_v1_0添加
在这里插入图片描述
再将GPIO添加
在这里插入图片描述
添加完之后就可以连线了，由于这的布线十分简单，使用自动连线就行。run connection automation。
连好都就如图
在这里插入图片描述
如果觉得布局很乱，就右键空白处，regenerate layout。
在这里插入图片描述
其中，led管脚是要输出的，需要添加约束的，在BD中，给它一个输出管脚。
在这里插入图片描述
在这里插入图片描述
完成后继续添加IP，
在这里插入图片描述
双击新出的VIO IP核，进行配置，，输入1个管脚，输出3个管脚
在这里插入图片描述
在这里插入图片描述
将此IP手动连接。与math连接，对应相连即可。
在这里插入图片描述
继续添加ila，并配置
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
再将其连线，clk连clk，另一个连LED

最低0.47元/天 解锁文章
ZYNQ系列PL配置加载流程
wangjie36的博客
04-25 1万+
一，FPGA配置引脚说明1,配置相关电源如果VCCO0连接至2.5V或3.3V，CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V，CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致，避免出现I/O Transition at the End of Startup 2，配置流程 二，FPGA开启启动加载的方式 1，上电自动加载：就是在FPGA完成上电初始化完成后，由FPGA主导从外部存储器读取位流，此时CCLK为输出；或者由其它主控制器来主导从外部
ZYNQ+Vivado2015.2系列（七）软硬件联合Debug观察AXI总线读、写时各信号的时序
ChuanjieZhu
12-10 4879
前面一节我们学会了创建基于AXI总线的IP，但是对于AXI协议各信号的时序还不太了解。这个实验就是通过SDK和Vivado联合调试观察AXI总线的信号。由于我们创建的接口是基于AXI_Lite协议的，所以我们实际观察到是AXI_Lite协议的信号时序。具体做法是创建一个加法器模块，在Vivado里将AXI总线添加debug，在SDK端通过debug方式依次写入两个加数，由PL计算出和，我们读出这个
ZYNQ学习日志----软硬件调试
06-10
ZYNQ学习日志----软硬件调试，包含两个自定义IP核，用到的IP，已经SDK中C代码，且各个用到的代码也在压缩包内。
linux网络调试助手_Python网络调试助手的简易使用教程
weixin_39983912的博客
12-04 1766
在网络调试过程中，常见调试工具软件越熟悉使用，开发效率就越高。而网络调试助手是集TCP/UDP服务端客户端一体的网络调试工具，可以帮助网络应用设计、开发、测试人员检查所开发的网络应用软硬件的数据收发状况，提高开发的速度，是TCP/UDP应用开发助手。使用需要以下环境：(1)操作系统:window7及以上版本、linux(2)Python版本：Python3步骤一：打开网络调试助手，主程序...
软件、硬件调试经验（持续更新）
三眼二郎
07-30 2451
1.按照方法测试发现不行 1）首先检查外部设备，逐个对应，看是否外部硬件使用的型号或者使用的类型有问题，先排查外部影响。 案例：串口调试，用错数据线类型，导致无法连通。 方法： ①如果设备是环状，需要断开连接。 ②单独检查各设备型号和类型是否对应。 ③更换不对应设备。 ④检查问题是否得到解决。 2）检查解决方法对应的软件版本，如果软件版本不对应，也是无法实现功能的。因此查询时，最好带上自己的软件版本号。 方法： ①查看软件版本号，找到对应的解决方案。 ②如果上述不成功，很大可能对方方法的先置条件和你不同。
zynq双核AMP实验之cpu1唤醒代码
kunkliu的博客
09-11 2531
一·多核CPU的运行模式     从软件的角度看，多核处理器的运行模式有 AMP（非对称多处理）、SMP（对称多处理）和 BMP（受约束多处理）三种运行模式。     AMP 运行模式指多个内核相对独立的运行不同的任务，每个内核相互隔离，可以运行不同的操作系统（OS）或裸机应用程序。     SMP 运行模式指多个处理器运行一个操作系...
zynq 在线逻辑分析仪的使用
fighting2019的博客
06-17 3459
1、添加调试用 IP CORE ILA 针对上图的 BD 设计文件，我们现在要掌握一些调试方法，方便后面在开发过程中用到问题进行调试和仿真。 Step1:单击“+”，添加 ila CORE 的 IP。 Step2:双击打开 ILA CORE Step3:双击打开 ILA CORE ，进行如下配置，设置结束点击 OK。 General Options 设置： 选择 Native; Num...
Zynq-7000嵌入式Linux移植教程_zynq嵌入式linux_linux_zynqlinux_zynq_zynq-700
10-10
《Zynq-7000嵌入式Linux移植教程》是针对赛灵思...通过本教程的学习，开发者将具备在Zynq平台上实现Linux操作系统的能力，从而充分发挥Zynq的软硬件协同设计优势，应用于工业控制、自动驾驶、图像处理等各种领域。
Zynq-Linux-Timer中断源码加参考文档
06-30
在嵌入式Linux系统中，Zynq处理器是Xilinx公司推出的一种高度集成的系统级芯片（SoC），集成了ARM Cortex-A9双核处理器和可编程逻辑单元（PL）...深入理解其工作原理和源码，有助于优化和调试Linux在Zynq平台上的性能。
黑金ZYNQ7035 -PS端控制PL端LED闪烁-通过EMIO实现
07-16
在本文中，我们将深入探讨如何使用Xilinx的ZYNQ...通过以上步骤，我们可以成功地利用ZYNQ7035的PS端控制PL端的LED闪烁，这展示了ZYNQ系列SoC的强大功能和灵活性，使得系统开发者可以轻松地实现复杂的软硬件协同设计。
zynq XADC读写寄存器配置
Lynrxl的博客
10-13 2573
本博客，仅记录比较有用的关于zynq XADC调试的网址 PS侧读取xadc中的温度电压值，需按照以下步骤进行配置： Temp： 配置寄存器 Xil_Out32(C_BASEADDR + 0x300 , 0x9100); //40 Xil_Out32(C_BASEADDR + 0x304 , 0x3F0F);//41 Xil_Out32(C_BASEADDR + 0x308 , 0x0400);//42 Xil_Out32(C_BASEADDR + 0x320 , 0x100); //4.
ZYNQ之SDK常见函数功能说明
梦 醉了谁的博客
06-15 5527
ZYNQ之SDK常见函数功能说明1 Xil_In32( ) 1 Xil_In32( ) Xil_In32( )来读取内存数据，每次读取 32bit。而内存地址是以字节（1 字节==8bit）为单位的，那么操作完成后地址应该累加 4。 while( (1 ) { for(i=0; i<4096; i=i+4 ) { printf("%d is %d\n", ,i ,(int) Xil_In32(0x10000000+ i) ); } } ...
Xilinx SDK 初学之--PS对PL寄存器的读写控制
热门推荐
tangkunjyy的博客
03-14 1万+
对于FPGA编程时的v文件中的寄存器，在SDK编程时需要一些读写操作，以实现PS与PL部分的信息交换。下面用一具体例子记录所需要的步骤 。如若有误请指正。 IP封装首先需要将v文件代码封装为带有AXI总线的IP，才能实现PS与PL的通信。步骤如下： 1、vivado中打开工程，Tools->Create and Package IP，下一步; 2、选择封装带有AXI4总线的，如下图：
Microblaze工程实例：生成一个可以输出双浮点数的工程配置和AXI访问BRAM全过程
一个早起的程序员
12-03 1201
前面已经有一篇博客介绍了MB的基本情况，这里将深入介绍MB的设置，最终实现可以用printf打印出双浮点数并操作BRAM。首先创建Block Design，如下图： 然后跳出新的界面，中间有个加号，添加MicroBlaze，然后双击，按下图分别对CPU架构、性能、调试功能、总线等进行配置： 其中AXI数据接口是与外围接口交互的总线，之后所有模块都挂在这个总线上。然后选择Run Block Automation添加内存，如下图所示： 然后按照下面配置，注意，内存比较足够大才能够.
Math函数使用（生成随机字符串，随机数，ip地址）
weixin_43958085的博客
09-27 1313
js获取随机字符串 function randomStr(len){ var str = '' var dict = '0123456789abcdefghijklmnopqrstuvwxyzABCDEFGHIJKLMNOPQRSTUVWXYZ-' for(var i = 0;i < len;i++){ var index = Math.floor(Math.random()...
XDC 引脚约束
最新发布
钟山翼
06-06 322
【代码】XDC 引脚约束。
ZYNQ-AXI总线的信号接口要求以及时序关系
Vuko_Coding Zone
04-22 2784
学习内容 学习关于AXI总线的信号接口的具体要求 Single Interface Requirements Clock and Reset 前面也提到了信号和复位的功能，这里对AXI全局时钟（ACLK）和复位信号（ARESETn）做进一步的解释说明。 Clock： 每个AXI组件都要使用时钟信号（ACLK）。 所有的输入信号都在ACLK的上升沿上采样。 所有输出信号的变化必须发生在ACLK上升沿之后。 在主机接口和从机接口上，输入和输出信号之间不能有组合路径。 **Reset：**文：AXI使用一个单
XILINX 7系列配置4线SPI
weixin_42741023的博客
12-03 4098
在默认的FPGA中如果不配置SPI的线宽，速度等，默认是1线，速度也比较慢，因此我们需要配置一下。 在xdc文件添加代码 #4线spi set_property CFGBVS VCCO [current_design] set_property CONFIG_VOLTAGE 3.3 [current_design] #############SPI Configurate Setting################### set_property BITSTREAM.CONFIG.SPI_BUSWIDT
FPGA应用随笔之一：Vivado自定义IP设计方法
ic疾风传
04-16 1798
1. 创建Vivado自定义IP 在vivado界面中选择菜单Tools》Create and Package New IP， 在向导对话框中选择Create AXI Peripheral，创建基于AXI总线接口的IP模块 定义AXI接口类型，这里可以选择Lite类型，可根据实际应用选择Full或者Stream，接口模式这里选择Slave，同时定义数据位宽和寄存器数量。 保存该自定义IP至指定路径。在vivado中创建工程，添加刚创建的IP模块和仿真模块axi_vip， 自动连接好模块之间的连线，设
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值
>