weixin_42535005的博客

线性反馈移位寄存器（LFSR）文章目录线性反馈移位寄存器（LFSR）1. 题目介绍2. 代码解析1. 题目介绍线性反馈移位寄存器(LFSR)是通常带有几个XOR门来产生下一状态的移位寄存器。Galois LFSR是一个特殊的移位寄存器。其中带有"tap"位的位置与输出位XOR 产生下一个值没有"tap"位标志的正常移位。如果"tap"位置经过仔细选择后，LFSR将设置为最大长度。再重复之前LFSR的最大长度为2^n-1下图所示LFSR为在位置5和位置3包含"tap"位的5-bit最大长度LFS

序列发生器和序列检测器提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录序列发生器和序列检测器1. 序列信号发生器2.读入数据总结1. 序列信号发生器代码如下（示例）：2.读入数据代码如下（示例）：data = pd.read_csv( 'https://labfile.oss.aliyuncs.com/courses/1283/adult.data.csv')print(data.head())该处使用的url网络请求的数据。总结提示：这里

芯片行业相关公司及就业岗位汇总文章目录芯片行业相关公司及就业岗位汇总1. Foundry-晶圆厂2. Fabless-无晶圆厂3. 新兴芯片或FPGA设计公司4. 就业岗位5. 数字芯片设计流程图1. Foundry-晶圆厂专门从事半导体晶圆制造生产，接受其他无晶圆厂设计公司的委托，制造芯片，是整个微电子行业的基础。公司代表：TSMC，Global Foundry，UMC，SMIC2. Fabless-无晶圆厂没有制造业务，只专注于设计，未拥有芯片制造业务的IC设计公司。3. 新兴芯

12小时制时钟设计Verilog代码-带am/pm转换文章目录12小时制时钟设计Verilog代码-带am/pm转换题目要求常规方法-if-else简便方法-例化子模块题目要求用计数器设计一个带am/pm的12小时时钟。该计数器通过一个clk进行计时，用ena使能信号来驱动时钟的递增；reset信号将时钟复位为12：00 am，信号pm为0代表am，为1代表pm；hh、mm和ss由两个BCD计数器构成，hours(01-12)， minutes(00-59)，second(00~59)；R

4位BCD计数器Verillog简便代码-无需例化子模块文章目录4位BCD计数器Verillog简便代码-无需例化子模块题目要求Verilog代码 - 不例化子模块Verilog代码 - 例化子模块题目要求设计一个4位BCD（二进制编码十进制）计数器。每个十进制数字使用4-bit来表示：q[3:0]是个位，q[7:4]是十位等。对于ena[3:1]，该信号用来表示个位、十位和百位的进位。时序图如下图所示：Verilog代码 - 不例化子模块代码如下（示例）：module top_module

Verilog实现偶数、奇数、半整数、分数（小数）分频代码及仿真目录Verilog实现偶数、奇数、半整数、分数（小数）分频代码及仿真前言1.偶数分频2.奇数分频3.半整数分频4.分数（小数）分频5.总结前言通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数（小数）。1.偶数分频Verilog：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。若果采用D触发器画出分频器，单个D触发器的反向

商汤科技FPGA优化验证岗笔试（一）解析选择题.面积优化：资源共享、寄存器配平、串行化速度优化：流水线设计、寄存器配平、关键路径法、乒乓操作法、树形结构法.DDR3-1066 理论带宽 = 1066 * 32 / 8 = 4264FPGA内存带宽 = 800 * 32 / 8 = 3200应用端带宽 = 200 * 128 / 8 = 3200取瓶颈3200个人理解：如果不考虑应用端的限制，DDR3-1066，数据位宽