weixin_42905573的博客

此款开发板使用的是 Xilinx 公司的 Zynq7000 系列的芯片，型号为 XC7Z020-2CLG484I，484 个引脚的 FBGA 封装。ZYNQ7000 芯片可成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。在 该开发板上，ZYNQ7000 的 PS部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。

1：莱布尼茨的二进制和八卦在你看本文的这一刻，手机处理器中，正有千万门级别或者亿门的MOS管在关闭和打开，来实现不同的与，或，非的运算。这一切数学基础都要从数学最基础的原理来说起。人类从呱呱坠地开始，耳濡目染最开始就是十进制，小朋友也很容易接受，并可以很快掌握十进制的加减法。十进制非常通俗易懂，它成为了人类最早的数学基础。世界上不同的文明都出现了类似十进制的描述，例如几千年前的苏美尔楔形文字，汉字...

2023至2025年，IC会以挤掉行业泡沫，回归价值为主旋律。而这样的基调，也同样会反应在薪资上。// 2023 Spring”国内半导体行业经过2020~2023年的短暂狂欢后，开始进入下行周期。3年基本上是一个临界点，任何一家初创，甭管你融了多少资，流了几次片，3年后如果还看不到任何打进产业供应链的希望，那就危险了，你PPT讲的是很精彩，但那些投资人哪个不是人精呢？说回薪资，2023年春节前后...

在Vivado的界面中，有个RTL ANALYSIS->Open Elaborated Design的选项，可能很多工程师都没有使用过。因为大家基本都是从Run Synthesis开始的。elaborate可以翻译为“详尽解析”，就是将RTL源代码翻译转换成对应的电路。有同学会问，这不是Synthesis做的工作吗？我们可以来比较一下Elaborate和Synthesis后的Schemati...

优雅？硬件？看似毫不关联的两个词汇在我们工程师的手里竟然发生了奇妙的化学反应，使其紧密地结合在了一起。最近发现有位宝藏up主发了新作品——年轻人的第二个电流表。项目获取方式：登录硬创社官网x.jlc.com，搜索“模拟及五位源表 / 电流表（一）控制部分”即可。本项目作者分为2个项目上传（因为2块板），本文主要讲解第一部分（控制部分），作者免费供大家下载复刻，下载的时候记...

ADRV9009的供电要求芯片有如下不同的用电端，各路供电载流要求( 模拟供电端需要使用低噪声LDO来提供低噪声电源)：(1)VDDA1P3 Analog的供电网络载流要求为3A.(2)VDDD1P3_DIG的供电网络载流要求3A.(3)VDDA1P8_TX，VDDA1P8_BB的供电网络总载流要求为0.6A .(4)VDD_INTERFACE的供电网络载...

完成AD9528参数配置后， 运行 ad9528_setup(..) 函数开始AD9528的配置。ad9528_setup(..) 根据初始化配置中的参数，计算对应寄存器的值，并通过 SPI 将各个寄存器的值写入到AD9528芯片中，完成对AD9528芯片的配置。

最近和友人讨论，能否有一个更好的平台，让大家可以更自由地进行技术交流，解答疑问。我们有很多技术讨论群，但是，群的问题一个是人数限制，一个是无法进行沉淀。即使讨论了一个很有共性的问题，讨论过后也就消失了。类似于bbs的论坛还是尤其存在的必要性的，特别是对于技术讨论来说。已有的bbs，涉及的领域太多太杂，而且动不动就需要积分才能看到答案或者下载附件，感觉非常麻烦。找到需要的内...

本次总共收集了5位大牛的几十篇精品文章，内容涉及设计，验证，行业研究，ICer职场生活等各方面，欢迎大家点击阅读并关注。公众号：数字IC打工人公众号简介：一个致力于分享数字IC知识的打工人...

哲库负责开发处理器芯片的核心部门现开放春招和实习生招聘。芯片类任何岗位均有空缺。上海和西安均有就业和实习的岗位。发送简历至师兄邮箱：zeku_hr@sina.com。请在邮件末尾备注：工号...

FPGA和数字IC笔试面试总结推荐 ， 作者 Crazzy_M 。内容如下，全是干货：链接如下：FPGA/IC 秋招笔试/面试题总结（目录）https://blog.csdn.net/qq...

来源自 《ADRV9008-1-W-9008-2-W-9009-W-Hardware-Reference-Manual-UG-1295 》 PG93下面描述ADRV9009初始化流程芯片初始化顺序初始化序列由API调用和特定于硬件平台的用户定义函数调用组成。API函数执行收发器配置、校准和控制等所必要的任务。用户需要根据硬件平台的要求，将其代码插入到初始化序列中。这些平台要求包括但不限于：用户时钟设备、用户FPGA/专用集成电路（ASIC）/JESD204B接口、数据路径控制以及由应用.

Framer ： 对应数据接收端，处理模拟信号经过ADC转化后的数字信号，将其打包为jesd204b 协议的格式，通过高速串行总线（ SERDOUT ）发送到FPGA，FPGA 通过 SYNCIN （rx_sync）给ADRV9009 提供同步反馈信号。Dframer ： 对应数据发射端，处理来自FPGA的数据通过高速串行总线发送的打包为jesd204b 协议的格式数据，并通过DAC 将数字信号转为模拟信号发送。ADRV9009 通过 SYNCOUT （tx_sync）给 FPGA 提供同...

函数原型：TALISE_verifyProfiles(); //入口函数，其中调用下面三个子函数 talVerifyRxProfile(); //Rx通道的参数验证 talVerifyOrxProfile(); //Orx的参数验证 talVerifyTxProfile(); //Tx 的参数验证1，TX 的参数验证具体如下（ talVerifyTxProfile() ）txInputRate_kHz：Tx 端的数据速率，KHz 为单位。参数限制： 15000 &

JESD204 标准

1：摩尔定律1965年，硅谷传奇，仙童“八叛徒”之一，英特尔原首席执行官和荣誉主席，伟大的规律发现者戈登·摩尔正在准备一个关于计算机存储器发展趋势的报告。在他开始绘制数据时，发现了一个惊人...

本文内容来自ADI的技术文章，作者：Del Jones原网址为：https://www.analog.com/cn/analog-dialogue/articles/jesd204c-pr...

本文内容来自ADI的技术文章，作者：Jonathan Harris原网址为：https://www.analog.com/cn/technical-articles/understandi...

本文内容来自ADI的技术文章，作者：Del Jones原网址为：https://www.analog.com/cn/analog-dialogue/articles/jesd204c-pr...

DIGITALIS、POWER本期导读从本期开始，IC媛公众号将推送职场人采访系列，我们邀请了在数字IC一线岗位的师兄师姐，对大家常见的疑惑作以解答。希望对大家有所启发！# FAQ1工作...