Verilog 教程

第一章：Verilog 简介
    1.1 Verilog 教程
    1.2 Verilog 简介
    1.3 Verilog 环境搭建
    1.4 Verilog 设计方法

第二章：语法要素

    2.1 Verilog 基础语法
    2.2 Verilog 数值表示

    2.3 Verilog 数据类型

    2.4 Verilog 表达式

    2.5 Verilog 编译指令

第三章：数据流建模

    3.1 Verilog 连续赋值

    3.2 Verilog 时延

第四章：行为级建模

    4.1 Verilog 过程结构

    4.2 Verilog 过程赋值

    4.3 Verilog 时序控制

    4.4 Verilog 语句块

    4.5 Verilog 条件语句

    4.6 Verilog 多路分支语句

    4.7 Verilog 循环语句

    4.8 Verilog 过程连续赋值

第五章：结构建模

    5.1 Verilog 模块与端口

    5.2 Verilog 模块例化

    5.3 Verilog 带参数例化

第六章：进阶与优化

    6.1 Verilog 函数

    6.2 Verilog 任务

    6.3 Verilog 状态机

    6.4 Verilog 竞争与冒险

    6.5 Verilog 避免 Latch

    6.6 Verilog 仿真激励

    6.7 Verilog 流水线

第七章：设计实例

    7.1 Verilog 除法器设计

    7.2 Verilog 并行 FIR 滤波器设计

    7.3 Verilog 串行 FIR 滤波器设计

    7.4 Verilog CIC 滤波器设计

    7.5 Verilog FFT 设计

    7.6 Verilog DDS 设计

第八章：随手笔记

    8.1 Verilog 数值转换

更多数字、硬件知识总结，欢迎关注

更多编程语言教程，欢迎访问本教程独家授权网站《菜鸟教程》