数字逻辑

数值转换

1.二进制转十进制：二进制的小数转换为十进制主要是乘以2的负次方，从小数点后开始，依次乘以2的负一次方，2的负二次方，2的负三次方等。
十进制转二进制：除二取余法（整数）乘二取整（小数）
整数部分从下往上读
小数部分从左往右读
2.二进制转八进制：取三合一法，即从二进制的小数点为分界点，向左（或向右）每三位取成一位，对照二进制与八进制数的对应表，将三位二进制按权相加，得到的数就是一位八进制数，然后按顺序排列，小数点的位置不变
八进制转二进制：（逆）
3.二进制转十六进制：取四合一法
十六进制转二进制：（逆）
4.BCD码转十进制：从右开始，每4位一组，写出对应的十进制

二进制负数表示0正1负
BCD码为有权码，格雷码余三码为无权码
BCD码的范围是：用4位二进制数表示0~9

BCD码
BCD码也称为二进制码十进制数，用4个二进制位表示一个十进制位
例如：8421BCD码是最常用的BCD码，4位2进制数最高位为1表示十进制的8，第二位*为1表示十进制的4，第三位为1表示十进制的2，最低位为1表示十进制的1，
如果为零则表示十进制的0，比如1001的BCD码就是8+0+0+1=9，也就是9.
余三码
由BCD码的每个码组上加（0011）所得，也就是说余三码的数值比转换后的十进制多三
最大项M（标准和之积）
只有一组变量使他取值为0，其余各组为1
同一函数的任意两个不同最大项的和为1
全部最大项的积为0
最小项m（标准积之和）
只有一组变量使他取值为1，其余各组为0
同一函数的任意两个不同最小项的乘积为0
全部最小项的和为1
n个变量有2^n个最小（大）项
最大项与最小项的关系：mi=Mi（反）
卡诺图
用卡诺图化简公式时，
若要化简为最简与或式，对1画圈（最小项之和）
若要化简为最简或与式，对0画圈（最大项之积）
无关项
包括约束项和任意项
ASCII码是七位二进制代码，最多可以表示（ 128 ）个字符。
串行加法器实现两个Ｎ位二进制数相加，需要（ .N个全加器 ）
几个OC门输出端并联可实现（ 线与 ）逻辑功能。
两状态在相同输入条件下转换到同一状态且输出也相同则这两个状态叫等效状态。
超前进位并行加法电路各位的进位是同时产生的。
串行进位的并行加法器速度慢的原因是进位信号的逐位传递
串行加法运算速度比并行加法器快（错）

BCD码
4位二进制的范围是0000-1111B，表示的十进制为0-15，
8421BCD码就是用4个二进制来表示1个十进制的方法，这也就是说1位8421BCD码也用4个二进制表示，但表示的范围为0000-1001，因为十进制中最大的基数为9，8421BCD码中的1010-1111是错误的表示。

最小项与卡诺图
两最小项只有一个变量不同其余变量均相同，则称这两个变量在逻辑上是（ 相邻 ）的。
变量取值的某些组给合不会或不允许出现，它们所对应的最小项叫约束项。
最小项之和是唯一的
若卡诺图上所有小方格均为1，合并之，消去所有变量结果得1。
下列哪种电路在输出端可以得到输入变量的全体最小项 二进制译码器
数据选择器可以得到全体变量的最小项

公式

组合电路（无记忆性）

电路在任何时刻输出状态仅取决于各时刻的输入组合，与电路原状态无关
moore的输出只和当前状态有关

将表达式化简为与或式，与或非式
​竞争：输入信号发生跳变的现象
​冒险:由竞争引发的使输出端产生尖峰脉冲
冒险的判别
（代数法）​是否会出现AA(反）=F或A+A(反）=F
（卡诺图法）两圈相切处不包含其他圈
消除：增加冗余项​
组合电路的分析与设计步骤
分析
设计

组合电路分析的出发点是给定逻辑电路图
触发器有（ 2 ）个稳定的状态和（ 2 ）个互补的输出。
下列电路哪个不是组合电路？（ c ）
A．译码器 B．编码器 C．计数器
D．数据分配器 E.数据选择器
二进制译码电路输出可以得到输入变量的全体最小项(或最小项相反)
二进制译码器和数据分配器的电路结构是相同的就是通用译码器

三态门

三太门输出端不能直接并联
三态门的输出可能出现三种状态：高电平，低电平和(高阻），任何时候只有一 个门处于工作状态
挂在同一总线上的三态门任何时候只允许几个门处在工作状态（1个）

触发器

施密特触发器
施密特触发器上限阈值电压和下限阈值电压的差称为（ 回差 ）电压。
施密特触发器V＋≠V－称之为（ 滞后 ）特性。
下列哪种电路不需要触发信号（ b ）
A.施秘特触发器 B.多谐振荡器 C.单稳态触发器

多谐振荡器
多谐振荡器也有两个稳定状态（错）
0个稳态，2个暂稳态
多谐振荡器 不 需要外加触发信号才能产生矩形波输出

单稳态触发器
单稳态触发器的暂稳态时间仅决定于电路本身的参数

顺序脉冲发生器
顺序脉冲发生器在CP作用下各输出端轮流输出相等宽度的有效电平

时序逻辑电路（有记忆型）

现态：原状态
次态：新状态

输出方程 可能没有
驱动方程 将所有输入表示
状态方程 将驱动方程带入特征方程即可
Mealy型时序电路的输出是输入和现态的函数
时序电路是由组合电路和( 存储电路 )两部分组成的
mealy的输出和当前状态和输入都有关
实现数据的串——并转换可以使用（ b ）
A．全加器 B．移位寄存器　　　C．编码器
边沿触发器有效地解决了空翻问题
T’触发器不作移位寄存器
优先编码器 不 允许多个输入同时有效
优先编码器不允许多个输入同时有效
异步时序电路无统一的时钟
为了避免空翻，同步RS触发器在CP高电平期间不允许R、S变化。
计数过程的基本特点是单向循环
三位二进制寄数器的计数容量是8
二进制计数器入超计数容量一定是二（错）

时序逻辑电路的分析与设计
分析
设计

实验部分

部分芯片功能