fpga流水灯计数作业

最新推荐文章于 2023-05-18 21:58:33 发布
最新推荐文章于 2023-05-18 21:58:33 发布
阅读量889 收藏 10
点赞数
分类专栏： Verilog hdl 文章标签： fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43175701/article/details/109251410
版权

verilog hdl语言学习笔记

作业1：
程序语言VerilogHDL，用FPGA板完成要求：
用点亮4盏LED灯；
4盏LED灯在1秒内轮流点亮，即每盏LED灯的点亮时间是250毫秒；
一个轮流完成后，用一个4位的加法器累加LED循环的次数；
即当每一轮第四盏LED熄灭后，这四盏LED灯将以点亮的方式表示出加法器中的16进制的数值 （全灭为0，灭灭灭亮为1，灭灭亮灭为2，灭灭亮亮为3，依次类推），点亮时间为2秒；
加法器的数值从0~F循环。

我完成的代码：


`timescale 1ns / 1ps
module led_test
(
	input           clk,           // system clock 50Mhz on board
	input           rst_n,         // reset ,low active
	output reg[3:0] led            // LED,use for control the LED signal on board
);

//define the time counter
reg [31:0]      timer;
reg [3:0]       count;
//integer  i;
// cycle counter:from 0 to 4 sec
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		    timer <= 32'd0;  		                          //when the reset signal valid,time counter clearing
	else if (timer == 32'd149_999_999)      //4 seconds count(50M*4-1=199999999)
		
		timer <= 32'd0;                     //count done,clearing the time counter 
		
	else
		timer <= timer + 4'd1;             //timer counter = timer counter + 1
end
// LED control
always@(posedge clk or negedge rst_n)
begin
  
	if (rst_n == 1'b0)
		led <= 4'b0001;
	else if (timer == 32'd0)        //time counter count to 1st sec,LED1 lighten 
		   led <= 4'b0001;            //when the reset signal active
	else if (timer == 32'd12_499_999)        //time counter count to 1st sec,LED1 lighten 
		  led <= 4'b0010;
	else if (timer == 32'd24_999_999)       //time counter count to 2nd sec,LED2 lighten
		led <= 4'b0100;
	else if (timer == 32'd37_499_999)      //time counter count to 3rd sec,LED3 lighten
		led <= 4'b1000;
	else if (timer == 32'd49_999_999)      //time counter count to 4th sec,LED4 lighten
		led <= 4'b0000;
	else if (timer == 32'd62_499_999)      //time counter count to 4th sec,LED4 lighten	   
//			i= (count[0]+(count{1}&2)+(count{2}&4)+(count{3}&8));                               
         case(count)
          4'b0000 : led <=4'b0000;  
          4'b0001 : led <=4'b1000;  
          4'b0010 : led <=4'b0100;  
          4'b0011 : led <=4'b1100;  
		 4'b0100 : led <=4'b0010; 
          4'b0101 : led <=4'b1010; 
         4'b0110 : led <=4'b0110; 
          4'b0111 : led <=4'b1110;
			 4'b1000 : led <=4'b0001; 
          4'b1001 : led <=4'b1001; 
          4'b1010 : led <=4'b0101; 
          4'b1011 : led <=4'b1101;
			 
			 4'b1100 : led <=4'b0011; 
         4'b1101 : led <=4'b1011; 
          4'b1110 : led <=4'b0111; 
          4'b1111 : led <=4'b1111;
          
        endcase                       	
end
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		    count <= 4'd0; 	                          
	else if (timer == 32'd149_999_999)      	                   
		count <= count + 4'd1;  	
	         	
			
end


endmodule

更新代码（改进了最后led灯的赋值方式）：


`timescale 1ns / 1ps
module led_test
(
	input           clk,           // system clock 50Mhz on board
	input           rst_n,         // reset ,low active
	output reg[3:0] led            // LED,use for control the LED signal on board
);

//define the time counter
reg [31:0]      timer;
reg [3:0]       o_cnt;

// cycle counter:from 0 to 4 sec
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
	begin
		timer <= 32'd0; 
      o_cnt <= 4'd0;                		//when the reset signal valid,time counter clearing
	end
	else if (timer == 32'd99_999_999)      //4 seconds count(50M*4-1=199999999)
	begin
		timer <= 32'd0;                     //count done,clearing the time counter
		o_cnt = o_cnt + 4'd1;
	end
	else
		timer <= timer + 32'd1;             //timer counter = timer counter + 1
end

// LED control
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		led <= 4'b0000;	                   //when the reset signal active
	else if (timer == 32'd12_499_999)       //time counter count to 1st sec,LED1 lighten
		led <= 4'b0001;
	else if (timer == 32'd24_999_999)       //time counter count to 2nd sec,LED2 lighten
		led <= 4'b0010;
	else if (timer == 32'd37_499_999)      //time counter count to 3rd sec,LED3 lighten
		led <= 4'b0100;
	else if (timer == 32'd49_999_999)      //time counter count to 4th sec,LED4 lighten
		led <= 4'b1000;
	else if (timer == 32'd62_499_999)
		led = o_cnt;
//	else if (timer == 32'd74_999_999)
//		led <= o_cnt;
//	else if (timer == 32'd87_499_999)
//		led <= o_cnt;
//	else if (timer == 32'd99_999_999)
//		led <= o_cnt;	
end

endmodule

作业2：
在第一次作业的基础上，增加按键功能：
功能按键1——功能按键1按下后，暂停计数器计数，4盏LED持续循环点亮；当再次按下功能按键1后，计数器恢复计数功能。
复位按键2——复位按键2按下后，计数器将复位；

我感觉难点在于按键的消抖上，下面代码按键消抖有问题，但又没想明白错在哪？有大佬路过指点一下！！

`timescale 1ns / 1ps
module led_test
(
	input           clk,           // system clock 50Mhz on board
	input           rst_n,         // reset ,low active
	input [0:0]        key,
	output reg[3:0] led            // LED,use for control the LED signal on board
);
reg [31:0]      timer;
reg [3:0]       count;
reg [0:0]        flag;
reg [31:0]      t1;
//reg [31:0]      t2;
localparam delay_param = 32'd499_999;
       
wire  delay_10ms =((timer - t1) >= delay_param)?1'b1:1'b0;    //本意是通过按键操作前与按后的时间差达到10ms,但是这样是有问题的?
	
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		timer <= 32'd0;                     
	else if (timer == 32'd149_999_999) 
	     timer <= 32'd0;    
	
	else if((timer == 32'd49_999_999) &&(flag== 1'd1))     
    	   timer <= 32'd0; 
 
	else
       timer <= timer + 32'd1;            
end	
// LED control
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		begin
	   	led <= 4'b0000;
		   count <= 4'd0; flag <= 1'd0; 
		end  
  
   else if (key==1'd0)
	     begin                  //按键的部分
		    if(delay_10ms)            
	          flag <= ~flag;		//标志位翻转			
	      end  
	else if (timer == 32'd0)        
		  led <= 4'b0001; 
	else if (timer == 32'd12_499_999)       
		  led <= 4'b0010;
	else if (timer == 32'd24_999_999)      
		  led <= 4'b0100;
	else if (timer == 32'd37_499_999)     
		  led <= 4'b1000;	 
	else if (timer == 32'd49_999_999)      
		  led <= 4'b0000; 	   	
	else if ((timer == 32'd62_499_999)&& (flag == 0) )                        
		 begin 
	     	 count <= count + 4'd1;
		    led = count; 	
		 end
    else
	      t1 = timer;	                   //这个地方注意一下
		 
end

endmodule

参考了网上消抖后，没有问题的代码：


`timescale 1ns / 1ps
module led_test
(
	input           clk,           // system clock 50Mhz on board
	input           rst_n,         // reset ,low active
	input [0:0]        key,
	output reg[3:0] led            // LED,use for control the LED signal on board
);

//define the time counter
reg [31:0]      timer;
reg [3:0]       count;
reg [0:0]        flag;
reg cnt_full;
reg [19:0] cnt;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		cnt <= 20'd0;
	else if(cnt == 20'd999_999)
			cnt <= 20'd0;
		 else 
			cnt <= cnt + 1'b1; 	 
end
//计数满信号
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		cnt_full <= 1'b0;
	else if(cnt == 20'd999_999)
			cnt_full <= 1'b1;
		 else 
		 	cnt_full <= 1'b0;
end

reg [0:0] key_in_r;
reg [0:0] key_in_r_next;
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		key_in_r_next <= 1'b1;
	else if(cnt_full)
			key_in_r_next <= key;
		 else 
		 	key_in_r_next <= key_in_r_next;
end
always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		key_in_r <= 1'b1;
	else
		key_in_r <= key_in_r_next;
end
wire [0:0] key_out;
assign key_out = key_in_r & (~key_in_r_next);

always@(posedge clk or negedge rst_n)
begin
	if(!rst_n)
		flag <= 1'd0; 
   else if (key_out==1'd1)   
         flag <= ~flag;	
end
/	
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		timer <= 32'd0;                     
	else if (timer == 32'd149_999_999) 
	     timer <= 32'd0;    
	
	else if((timer == 32'd49_999_999) &&(flag== 1'd1))
    	   timer <= 32'd0; 
 
	else
       timer <= timer + 32'd1;            
end
	
// LED control
always@(posedge clk or negedge rst_n)
begin
	if (rst_n == 1'b0)
		begin
	   	led <= 4'b0000;
		   count <= 4'd0;
		end   
	    	 		    
	else if (timer == 32'd0)        
		  led <= 4'b0001; 
	else if (timer == 32'd12_499_999)       
		  led <= 4'b0010;
	else if (timer == 32'd24_999_999)      
		  led <= 4'b0100;
	else if (timer == 32'd37_499_999)     
		  led <= 4'b1000;	 
	else if (timer == 32'd49_999_999)      
		  led <= 4'b0000; 	   	
	else if ((timer == 32'd62_499_999)&& (flag == 0) )                        
		 begin 
	     	 count <= count + 4'd1;
		    led = count; 	
		 end
    
end

endmodule
fpga的流水灯代码.doc
05-19
《FPGA流水灯代码解析与应用》 在电子工程领域，FPGA（Field-Programmable Gate Array）因其高度灵活性和可编程性被广泛应用。其中一个常见的学习实例就是流水灯设计，它通过控制LED的亮灭顺序，展示了数字逻辑的...
关于复位的一些总结
m0_49540263的博客
01-15 6534
同步reset(synchronous reset)是说，当reset信号为active的时候，寄存器在下一个时钟沿到来之后被复位，时钟沿到来之前寄存器还是保持其之前的值。 异步reset(asynchronous reset)是说，当reset信号为active的时候，寄存器立刻被复位，与时钟沿到来与否没有关系。 注意这里老李没有说reset信号为1的时候，而是说active，因为有的时候是为1能够使寄存器复位，这个时候我们说high active，而有的时候是0能够使寄存器复位，这个时候我们说low a
FPGA实践
Joyer_cc 的博客
03-29 465
流水灯 `timescale 1ns / 1ps module led_test ( input clk, // system clock 50Mhz on board input rst_n, // reset ,low active output reg[3:0] led // LED,use for control the LED signal on board ); //define the
Vivado 下 LED 流水灯实验
yishuihanq的博客
05-18 7396
通过LED流水灯实验，介绍使用vivado软件开发 Xinlinx 黑金 FPGA 开发板（AX7A035 开发板、AX7A100 开发板、AX7A200 开发板）的基本流程，器件选择、设置、代码编写、编译、分配管脚、下载、程序FLASH固化、擦除等；同时也检验板上LED灯是否正常。
FPGA 作业一
我也不知道
10-24 965
高速EDA设计 作业一实验前注意事项实验流程 新建bdf文件画出电路图 编译，编译后才能在node finder中找到相应管脚 新建vwf文件，先用node finder添加需要观察的信号，然后设置激励 观察波形 node finder使用 打开vwf文件后，在信号导航栏右击鼠标，选择insert->insert node or bus 确认原理图编译完成后，点击node finder中的list
FPGA作业_阶段一（六进制计数器仿真&6-9进制循环计数器）
Clara_D的博客
05-03 4730
一、六进制计数器仿真题目内容如下： 自行绘制的电路结构RTL设计图Quartus扫描生成的电路RTL图 电路的波形仿真截图 HDL代码 module counter1(CLK,//输入时钟信号 RST,//输入复位清零信号，异步高电平有效 CNT);//输出计数值信号 parameter n=6; parameter size=2; output[size:0
FPGA流水灯的实现
10-26
总的来说，"FPGA流水灯的实现"项目是一个很好的学习实践平台，涵盖了FPGA开发的基础知识，包括Verilog编程、Quartus使用以及硬件逻辑设计。通过这个项目，初学者可以深入理解数字逻辑和FPGA的工作原理，而经验丰富的...
FPGA实现流水灯Verilog代码
08-14
4. **状态机**：流水灯的逻辑可以由一个简单的状态机（Finite State Machine, FSM）实现，状态机根据当前计数值切换LED的状态。FSM可能包括“启动”、“运行”和“停止”等状态。 5. **逻辑操作**：Verilog中的`...
Verilog流水灯实验报告
05-09
流水灯设计思路包括实现4盏LED灯依次隔1s亮灭，计算出频率f为1/T=1Hz，设置计数器cnt，当检测到clk上升沿时开始计数，当cnt计数到24_999_999时，clk_4跳变为1，LED灯亮起，当cnt计数到49_999_999时，clk_4置0，LED灯...
verilog 编写的流水灯程序
03-04
用verilog编写的流水灯程序，内含多个程序，从一个灯点亮到四个灯。新手入门
FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计
12-14
FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计 FPGA实验报告及程序 包括花样彩灯 流水灯 频率计 简单逻辑电路设计
基于ＦＰＧＡ的按键流水灯控制
10-17
代码可以通过按键控制流水灯的走向，按键有消抖模块，是流水灯的代码进阶版，代码中对控制部分有详细的注释，建议新手下载练手使用，对系统建模的理解有很大的好处
FPGA实验 - 流水灯测试
Cherish1ove的博客
12-13 2039
流水灯设计 硬件电路 由原理图可见，LED高电平有效。 引脚图 设计要求 4颗LED依次点亮1s，对于50MHz的系统时钟，一个时钟周期是20ns，则1s则需要50,000,000个时钟周期。 如果用计数器累加1次表示一个时钟周期，那么50,000,000个时钟周期需要计数49,999,999（从0开始计数）。 程序设计 设计思想：有上面的设计要求可知，1s的时间要计数49,999,999，2s计数99,999,999，3s计数149,999,999，4s计数199,999,999，依次循环。
verilog练习三：计数器
weixin_44956956的博客
12-26 3855
一、设计定义 有一个LED，每500ms，状态翻转一次，LED亮灭一次，周期为1s。 由于FPGA中所使用的时钟是50MHz或100MHz，若想得到500ms，就需要对系统时钟进行计数。 系统时钟为50MHz，对应周期为20ns。 计数的次数：N=500ms/20ns=500_000_000ns/20ns=25_000_000次。 位宽计算：由于，且 ，所以位宽应该为5+20=25。 二、程序编写 counter.v程序 module counter(Clk50M,Rst_n,led)..
8位数码管显示频率计设计（FPGA）
热门推荐
参宿七的博客
03-01 1万+
一、工程目的根据频率的定义和频率测量的基本原理。测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备二、设备及软件环境：软件需求：Quartus硬件需求：微型计算机设计思路：因为要测1s的频率，所以首先要产生一个1s的时钟always@(posedge clk)//产生1s信号clkkbegin if(clkk...
FPGA入门——纯组合逻辑电路
不想秃发的博客
08-02 1551
FPGA纯时序逻辑电路 1 .二选一选择器 module ux2( //所有的verilog都是从module开始的 module 模块名 （端口名1，端口名2） a, b, //端口名 sel, out ); //端口定义 input a; input b; //这里只用输入 输出端口 无inout输入输出端口 input sel; output out; //端口功能 //assign out = (sel == 1)? b:a; //assig
verilog 之 流水灯实验
weixin_42143003的博客
06-22 2319
FPGA开发板：AX301: 板子芯片型号以及引脚设置 功能:4个灯 每隔一s轮流亮。 `timescale 1ns / 1ps module led_test ( input clk, // system clock 50Mhz on board 时钟默认为50MHZ input rst_n, // r...
FPGA入门笔记二 top_module与硬件映射关系
yangshoub的博客
06-29 7201
开始小试牛刀，开发板的LED。顶层设计文件，子文件都有module模块，但是只有顶层的 top_module端口列表需要与ucf文件中芯片引脚映射起来。 按照上
fpga流水灯的实现计数
最新发布
11-22
FPGA流水灯的实现需要使用计数器和时序逻辑。计数器的作用是对时钟信号进行计数，而时序逻辑则是根据计数器的值来控制LED灯的亮灭。以下是FPGA流水灯的实现步骤： 1. 首先，需要使用计数器对时钟信号进行计数。可以...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值