- 博客(14)
- 资源 (3)
- 收藏
- 关注
原创 硬件调试记录——ESD保护电路
ESD保护电路,测试其是否已经烧坏,用万用表二极管功能来测试. ESD电路表现出二极管特性,正向电压比反向电压高0.5v~0.7v。
2024-06-06 22:06:11
135
原创 进动和章动
来自http://blog.sciencenet.cn/blog-729147-1069081.html,原作者张云。分享一个链接,动画示意进动和章动,感觉特别形象。
2024-03-05 18:14:16
352
原创 三维空间向量旋转和坐标系旋转
向量操作是坐标系不动,向量旋转了一个α角度,现在向量不变,坐标系变换,在二维平面很容易理解,为了达到向量旋转的效果,可以让坐标系旋转-α角,向量在新的坐标系下的坐标和向量在原坐标系下旋转α的新坐标是一致的,证明过程如下图所示,采用几何的证明方法。三维空间采用右手坐标系,大拇指为X轴,食指为Y轴,中指为Z轴。以绕Z轴为例,右手握拳大拇指向Z轴方向,则手指握拳的方向为逆时针方向,旋转的角度为正。如下图所示,绕Z轴转动β,则旋转矩阵为Tz,绕Y轴旋转θ,旋转矩阵为Ty,绕Z轴旋转φ,旋转矩阵为Tx。
2024-02-28 10:40:21
1074
原创 IGS精密星历获取方法
CDDIS数据下载: ftp://gdc.cddis.eosdis.nasa.gov,精密星历目录:/pub/gps/products/,广播星历目录:/pub/gps/data/daily/2023/brdc/GFZ-分析中心:ftp://ftp.gfz-potsdam.de, final/rapid/ultra轨道产品路径:/pub/GNSS/products/武汉大学IGS数据中心:ftp://igs.gnsswhu.cn,目录:pub/gnss/products/mgex/一、IGS精密星历分类。
2024-02-21 18:01:05
1077
1
原创 ST加速度传感器Self Test
为帮助您在CSDN创作的文章获得更多曝光和关注,我们为您提供了专属福利:已注册且未在CSDN平台发布过文章的用户,9月1日—9月30日期间发布首篇文章可享大额首篇流量券扶持,且发布首篇文章后30日内,享连续每日流量券扶持;已注册且未在CSDN平台发布过文章的用户,在8月1日—8月30日期间发布过首篇,可自9月1日起,享连续30天每日流量券扶持;更多福利介绍详见https://mp.csdn.net/mp_blog/manage/traffic如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇
2023-09-08 08:51:39
432
1
原创 zynq外设SPI使用经验
1、综述SPI的具体使用可以去查看ug585的文档,并配合附录里的寄存器。我这里记录调试SPI的过程和经验。2、需求由于工程中,需要使用SPI来进行大数据块的传输,其数据块是900个字节,已经远远超出了SPI的FIFO深度。由于SPI的寄存器并没有指示数据已经发送完毕的标志(SPI的发送寄存器中的数据发送完毕),因此采用收取到的字节数=发送的字节数来判别是否已经发送完毕(类似于系统启动前BIT)。3、方法配置:主模式,手动设置CS,空闲时时钟为高电平,下降沿发送数据,上升沿接收数据。
2020-08-24 22:01:24
3365
3
原创 ZYNQ multiBoot
接上一篇FLASH烧写总结,将FLASH分为2个区,A和B区,A区地址小,B区地址大,B区存放最原始能正确运行的程序。每次更新的程序存放到A区域。也可以存储多个功能的程序,指令形式让程序运行不同的应用层程序。如下:/* A 程序 下载FLASH地址0的地方开始*/#include <stdio.h>#include “platform.h”#include “xil_printf.h”#include “xil_io.h”#include “sleep.h”#define P
2020-08-13 00:11:55
1785
原创 zynq烧写QSPI FLASH经验
最近工程需要远程进行代码的更新,查阅了一些资料,找到了multiBoot来实现。zynq启动顺序依次是BootROM、fsbl、应用层。根据boot的帧头查找过程,正常的flash下载过程如下图:需要下载的程序,每包分成了0x20000(128k)byte,下载到flash中。从地址0开始擦除,4325376 bytes擦除完成。修改偏移量如下图所示。可以更改下载到flash中的位置,但偏移量必须是64k的整数倍。下载过程如下图所示,数据存储从地址0x10000(64kByte)处开始存储
2020-08-12 23:37:51
14072
2
原创 接收机射频调试总结
1 、接收机硬件关键指标1)噪声系数噪声系数,直接影响了接收机的接收灵敏度,因此对接收机的接收灵敏度影响巨大。同时,根据理论,噪声系数也会影响接收机的测量精度。2)相位噪声接收机中,相位噪声对接收机精密测量具有显著影响。由于后端信号处理的相关积分时间一般是1ms,因此接收机的相位噪声更关心1kHz处的噪声情况。如果后面相关积分时间是10ms,则更应该关心100Hz处的相位噪声情况。3)幅频特性幅频特性,查看频段内的平坦度,同时也查看是否存在带内干扰,会影响接收机的接收精度和灵敏度,如果带内存在强
2020-08-09 22:21:55
3400
原创 PCB布局布线中地的设计
PCB布局布线中地的设计1、总则地的设计,需要清除每一对电源、地,信号、地的回路,让这些回路按你设计的流向来,这样才能尽可能达到单板、系统的电磁兼容特性。2 无线信号接收机系统为例分为外围接口及二次电源、射频部分、射频电源、ADC、ADC模拟电源、ADC数字电源、时钟及时钟电源、主芯片及外围电源、主芯片及外围共9个模块组成,分为三种区域,分别是模拟地部分、数字地部分和模拟数字交联部分。...
2020-03-28 18:45:50
749
原创 vivado中自制IP核,管脚出现warming问题
我在使用vivado的tools标签下Creat and Package New IP进行自制带AXI总线的IP核时,出现以下warming,最终导致在使用IP时不能通过编译。这个warming是:[IP_Flow 19-3153] Bus Interface 's00_axi_aclk': ASSOCIATED_BUSIF bus parameter is missing.如下图这种情况...
2019-04-12 14:26:34
1482
原创 vivado调试经验,存在两个顶层文件
zynq芯片在vivado环境下,很方便。由于vivado软件自己的bug,也遇到一些问题。这个存在两个顶层文件就是其中一个。在进行综合的时候不会报错误,等到生成bit的时候无法完成。出现两个顶层文件如下面示意图:这个示意图是已经修改好的,出现问题时,在design_1_wrapper这一级还会有另外一个v文件,造成多个顶层文件。解决办法是,先建立arm硬盒的系统及外围设计,g...
2019-04-12 10:29:21
8307
原创 JTAG总结
1、最简单的JTAG硬件线TMS:测试模式选择信号,输入,IEEE 1149.1标准强制要求。TCK:测试时钟信号,输入,IEEE 1149.1标准强制要求。TDI:测试数据输入信号,输入,IEEE 1149.1标准强制要求。TDO:测试数据输出信号,输出,IEEE 1149.1标准强制要求2、工作原理2.1 JTAG的最简单连接方式2.2 JTAG状态机TAP控制器有16个同步...
2019-03-17 20:05:25
3909
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人