前言
PostSimulation 由于异步电路的存在,经常出现X态,影响仿真结果。如何在vcs和nc的仿真工具中,排除这部分电路的timingcheck?
一、nonotifier的功能
nonotifier选项用于关闭电路中的时序检查。
1、VCS
在VCS中的选项为+no_notifier。
+nospecify
Suppresses module path delays and timing checks in specify blocks.
+notimingcheck
Suppresses timing checks in specify blocks.
+no_notifier
Disables the toggling of the notifier register that you specify in
some timing check system tasks.
2、NC
NC中的选项为-nonotifier。
二、关闭部分instance或者reg的时序检查方法
no_notifer 会使整个design的timing 的检查停止。有没有只是disable部分instance的 timing check呢?
1、VCS
vcs +optconfigfile+vcs_cfg
================vcs_cfg 的内容==========
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}
=============================================
或者 vcs +optconfigfile+async.list
async.list内容:
instance {tb_top.U_TOP.U_CORE.U_Async} {noTiming}
2、NC
irun +nctfile+nc.tfile
================nc.tfile 的内容==========
PATH tb_top.U_CORE.U_Async.sync1_toggle_reg -tcheck
=============================================
总结
本文分vcs和nc两个工具,介绍了在后仿过程中,关闭时序检查的几个方法。