Xilinx
文章平均质量分 84
weixin_43343190
这个作者很懒,什么都没留下…
展开
-
Xilinx中解决高扇出的三种方法
Fanout,即扇出,指模块直接调用的下级模块的个数,如果这个数值过大的话,在FPGA直接表现为net delay较大,不利于时序收敛。因此,在写代码时应尽量避免高扇出的情况。但是,在某些特殊情况下,受到整体结构设计的需要或者无法修改代码的限制,则需要通过其它优化手段解决高扇出带来的问题。以下就介绍三个这样的方法: 如图1所示为转置型FIR滤波器中的关键路径时序报告,在DSP in...转载 2018-10-07 08:53:11 · 7110 阅读 · 0 评论 -
深入理解STA(静态时序分析)
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式,老实说很晦涩,而且总能看到不同的版本,内容又不那么一致,为了彻底解决这个问题,我研究了一天,终于找到了一种很简单的解读办法,可以看透它的本质,而且不需要再记复杂的公式了。我们的分析从下图开始,下图是常用的静态分析结构图,一开始看不懂公式不要紧,因为我会在后面给以非常简单的解释:这两个公式是一个非常全面的,准确的关于...原创 2018-10-07 19:46:55 · 29289 阅读 · 0 评论