Verilog Language--Modules:Hierarchy--Module addsub

网址：https://hdlbits.01xz.net/wiki/Module_addsub

module top_module(
	input [31:0] a,
	input [31:0] b,
	input sub,
	output [31:0] sum
)