Verilog
lucky lures
活到老,学到老!三人行必有我师!
展开
-
Verilog——半加器详解
半加器:用于计算两个一位二进制相加,不考虑低位进位。(1) 我们现在假设一下:a和b都是输入信号,cout是输出信号,sum是求和(2) 那么它们的真值表可以表示为:~~~~ 加数a 加数b 进位cout 和数sum根据真值表,可以快速的得到输入输出关系(逻辑结构)是:cout = a^b(表示a异或b)也就是(a&(b)+b&(a))sum = a&b(...原创 2019-08-08 21:30:26 · 34530 阅读 · 12 评论 -
Verilog全加器
1. 全加器(full_adder):是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器,一位全加器可以处理低位进位,并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。(1) 一位全加器的真值表如下:假设Ai,Bi,Ci-1是输入信号,s1和c1是输出信号,并且有Ai是被加数,Bi是加数,相邻低位来的进位数是Ci-1,输出本位和是Si,向相邻高位进位数是Ci根据真值...原创 2019-08-08 21:38:49 · 54650 阅读 · 3 评论 -
Verilog四位全加器
1.4位全加器:能实现4位二进制数全加的数字电路模块,称之为四位全加器(逐位进位 超前进位)多位全加器连接可以是逐位进位,也可以是超前进位。逐位进位也称串行进位,其逻辑电路简单,但速度也较低。 ①第一种方法:仿真源文件代码:(行为描述和结构描述基本上差不多) //数据流描述4位全加器 module add_4 ( input[3:0] a,b, ou...原创 2019-08-08 21:43:31 · 56850 阅读 · 7 评论 -
Verilog乘法器
硬件乘法器——由组合逻辑组合的乘法器一. 整数乘法器:1.1整数的概念:整数包括:短整数(short integer)、中整数(integer)和长整数(long integer)① 短整数的最高位是符号位,符号位的正负表示了该值是“正还是负”,正值的表示方法一般是8位二进制数来表示,负值的表示方法是以补码来表示+127——8’b0111_1111(表示位宽为8的二进制数)+4——8...原创 2019-08-08 21:53:39 · 8606 阅读 · 5 评论 -
Linux shell常用操作指令(0)
首先,说一下我跟Linux的接触的历史吧!第一次接触是在大一下学期的3月份,当时我参加了一个科创学习,接触到了有小型计算机之称的树莓派,在那段时间跟随老师从一开始的给树莓派烧录镜像到树莓派的一些基本配置(中文环境、上网、桌面边框等),再到自己动手找到ip地址并且通过ftp在电脑上远程访问,3天的时间老师带我基本的熟悉了树莓派的环境和使用技巧,我也从一开始树莓派终端上黑乎乎的...原创 2019-08-24 20:57:54 · 242 阅读 · 1 评论 -
Quarter II 13.0下载、安装、破解包括可能出现的几乎所有的问题详解
首先感谢这篇文章的主人:江清月明https://blog.csdn.net/qq_18649781/article/details/81025650截止到我写这篇博客为止,她的这篇博客的访问量已经达到了166013,我觉得这是一个wonder,所以现在再次向她致敬,另外,我发现好多其它的博客都是照着这篇博客来写的,包括图都是没有变化,所以有些地方就是会出现明显的错误,盲目引导着大家去犯错误,最...原创 2019-08-12 17:56:59 · 47517 阅读 · 64 评论