xilinx XDMA

一 . xdma简介

xdma 是 xilinx 提供的 Pcie 总线桥的IP核，类似于硬件的透传模块；该 ip 核主要作用是将pcie总线转换成axi总线，可以通过该模块直接操作 axi 总线上设备寄存器。模块最新好像可以支持 pcie x16 接口。当前介绍的只支持 x4。

二. 简单配置

2.1 Pcie 基础设置

分成两个部分，具体大致如下：

左侧 Pcie 总线 相关	右侧 AXI 总线相关
MODE	AXI 总线地址位宽
lane 宽度	AXI 传输数据位宽
最大link速度	dma 功能选择
Pcie参考时钟源	AXI 从模块功能引脚使能

注意：其中DMA 功能选择：内存映射功能和流式传输功能；内存映射功能，即dma访问内存的方式间接获取数据，流式即dma直接访问设备的传输FIFO，从对列中直接拿数据。

2.2 Pcie 总线标准硬件协议设置

这里主要是配置

2.3 Pcie BAR 内存映射设置

该内存映射主要是axi总线映射到bar空间的地址，这样便可以通过pcie 直接操作bar空间的地址从而操作axi总线地址设备。

2.4 Pcie 总线中断功能配置

配置内容：

1. 用户中断总线宽度个数，即表示该 ip 核最高支持的中断个数；
2. 中断机制，该中断机制分成 INTx 和 MSI 两种方式；INTx 一种类型仅支持一个用户中断，当前模块 MSI 最多可支持 16 (32) 个用户中断；（INTx 传统中断（INTA、INTB、INTC、INTD），非MSI中断，PCI设备使用INTx中断请求的方式与电平触发类似，而 MSI/MSI-X 中断请求的方式与边沿触发方式类似，是通过直接写内存进行触发中断）
3. MSI capability 若是选择了该项， MSI-X capability 就必须关闭；
   

2.5 pcie 自带dma配置

1. dma 通道配置，分成了读写通道配置 dma 的数量；
2. Number of Request IDs for Read （Write） channe：每个通道允许最大读写通道个数；

三. 引脚接口介绍

主要介绍一下各个引脚的功能；

接口	说明
sys_clk	pcie 总线使用的时钟
sys_rst_n	pcie 上电复位
usr_irq_req	用户子模块中断数量
M_AXI	AXI 接口可通过 xdma 转换成 PCIe总线数据，速度较高，可用于控制或者数据传输
M_AXI_LITE	AXI 接口可通过 xdma 转换成 PCIe总线数据，低速，主要用于控制
pcie_mgt	pcie 连接的硬件接口
user_lnk_up	用户连接之后的状态
axi_aclk	axi 总线时钟
axi_aresetn	axi 总线子模块片选
usr_irq_ack	用户中断响应信号，即在处理完中断后该引脚会有一个电平，告知中断已经响应
msi_enable	msi 使能引脚
msi_vector_width	msi 向量表宽度